低密度奇偶校验码LDPC编码处理方法及装置制造方法及图纸

本发明专利技术提供了一种低密度奇偶校验码LDPC编码处理方法及装置，该方法包括，采用根据LDPC的母码矩阵的行数确定随机存储器RAM的个数；依据每次输入的信息比特以及每次从母码矩阵每行所对应的RAM的RAM单元中读取的数据比特，依次针对母码矩阵中每行信息位的值，迭代写入每行所对应的RAM的RAM单元中；直到每行中的最后一个信息位，输出每行所对应的RAM的RAM单元中存储的数据比特，通过本发明专利技术，解决了现有技术中的LDPC编码存在编码效率低下，适用场合狭窄，以及对应的编码器结构复杂，浪费资源的问题，进而达到了延迟小、结构简单、吞吐量大以及通用性较好的效果。

【技术实现步骤摘要】

【技术保护点】
一种低密度奇偶校验码LDPC编码处理方法，其特征在于，包括：根据所述LDPC的母码矩阵的行数确定随机存储器RAM的个数；依据每次输入的信息比特以及每次从所述母码矩阵每行所对应的RAM的RAM单元中读取的数据比特，依次针对所述母码矩阵中每行信息位的值，迭代写入每行所对应的RAM的RAM单元中；直到每行中的最后一个信息位，输出所述每行所对应的RAM的RAM单元中存储的数据比特。

【技术特征摘要】

【专利技术属性】
技术研发人员：张兵峰，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：