一种线列多路开关制造技术

本发明专利技术公开了一种线列多路开关，它根据连接顺序依次由计算机串口、电平转换模块、计数器模块、译码器模块、延迟驱动模块与继电器阵列构成。本发明专利技术的主要优点为：开关导通电阻小，关断电阻大；由计算机进行控制，方便实现自动化；成本低，体积小。

【技术实现步骤摘要】

本专利技术涉及矩阵开关领域，特别涉及一种线列多路开关。
技术介绍
现在存在两类多路开关，一种是集成电路模拟多路开关模块，一种是微型继电器多路开关广品。集成电路t旲拟多路开关t旲块价格便宜，体积小。微型继电器多路开关广品功能齐全，开关性能优秀，可以使用计算机进行自动控制典型的集成电路模拟多路开关模块⑶4051的导通电阻约为80-200欧姆，关断漏电流约为0.1_200ηΑ，另一种典型的集成电路模拟多路开关模块ADG4051的导通电阻约为4-5欧，关断漏电流约为0.5-5nA。故集成电路模拟多路开关模块的开关性能较差。典型的微型继电器多路开关产品如吉时利公司的7075开关矩阵卡，其价格昂贵，需要配合更昂贵的开关控制主机707b或707a才能使用，且其体积较大，不具备便携性。提供一种开关性能优秀，可程控，体积小，价格便宜的多路开关，成为本领域技术人员亟待解决的问题。
技术实现思路
综上所述，本专利技术的·目的是提供一种开关性能优秀，可程控，体积小，价格便宜的多路开关。本专利技术提供一种线列多路开关，包括:计算机串口、电平转换模块、计数器模块、译码器模块、延迟驱动模块和继电器阵列，其特征在于:所述的计算机串口是RS232串口 ；所述的电平转换模块是具有两路分别将电平A转换为电平B功能的电平转换模块。其中，A=12V 或-12V, B=5V 或 0V,且当 A=12V 时，B=5V,当 A=-12V 时，B=OV ；所述的计数器模块是TTL集成电路N进制计数器模块，其中，N=S或16 ；所述的译码器模块是TTL集成电路M-N译码器模块，其中，M=1g2N ；所述的延迟驱动模块是N路并排的延迟驱动单元；所述的继电器阵列是N路并排的微型继电器；其连接关系为:计算机串口的DTR端与电平转换模块的第一路电平输入端相连，计算机串口的RTS端与电平转换模块的第二路电平输入端相连，电平转换模块的第一路电平输出端与计数器模块的计数端相连，电平转换模块的第二路电平输出端与计数器模块的清零端相连，计数器的输出端分别与译码器的输入端相连，译码器的输出端分别与延迟驱动模块的延迟驱动单元输入端相连，延迟驱动模块的延迟驱动单元的输出端正负极与继电器阵列的微型继电器输入端正负极相连。本专利技术中的延迟驱动单元，其特征在于，包括:电阻值为25欧姆的电阻，电容值为200微法的电解电容，型号为2N7000的场效应管。其连接关系为，电阻的一端与电源相连，电阻的另一端与电解电容正极相连，电解电容负极与场效应管的源极相连，场效应管的漏极接地，场效应管的栅极为延迟驱动单元的输入端，电解电容的正负极分别为延迟驱动单元的正负输出端。本专利技术的有益效果为:I)开关导通电阻小，关断电阻大。2)利用计算机进行控制，方便实现自动化3 )成本低,体积小。附图说明图1为本专利技术的组成部分示意图。图2为本专利技术具体实施例的整体电路示意图。图3为本专利技术具体实施例中电平转换模块原理示意图。图4为本专利技术具体实施例中计数器模块原理示意图。图5为本专利技术具体实施例中译码器模块原理示意图。图6为本专利技术具体实施例中延迟驱动模块原理示意图。图7为本专利技术具体实施例中继电器阵列原理示意图。具体实施例方式下面，结合附图对本专利技术的具体实施例进行描述。图2为本专利技术的一个具体实施例，本实施例为16路线列多路开关，按照其连接顺序依次包括:计算机串口 01、电平转换模块02、计数器模块03、译码器模块04、延迟驱动模块05与继电器阵列06。参见图3，图4，图6，本实施例中，电源电压VCC为5V。参见图3，本实施例中，所述的电平转换模块02采用通用串口电平转TTL电平电路，输入的串口电平电压通过串口电平转换芯片MAX232转换成TTL电平电压，具体连接方式是所述的计算机串口 01的DTR端口、RTS端口分别连接所述的串口电平转换芯片MAX232的13引脚和8引脚，对应的12引脚和9引脚输出转换后的TTL电平电压。参见图4，本实施例中，所述的计数器模块03采用集成二进制计数器芯片74LS161N，所述的集成二进制计数器芯片74LS161N的7引脚、9引脚、10引脚接电源，清零输入端口 I引脚连接所述的串口电平转换芯片MAX232的12引脚，计数输入端口 2引脚通过反相器7404N连接所述的串口电平转换芯片MAX232的9引脚。14引脚、13引脚、12引脚、11引脚分别输出二进制值的第I位、第2位、第3位和第4位。参见图5，本实施例中，所述的译码器模块04是集成4-16译码器芯片74154N，所述的集成4-16译码器芯片74154N的18引脚、19引脚接地，第I位二进制输入端口 23引脚、第2位二进制输入端口 22引脚、第3位二进制输入端口 21引脚、第4位二进制输入端口 20引脚分别接所述集成二进制计数器芯片74LS161N的14引脚、13引脚、12引脚和11引脚。参见图6， 本实施例中，所述的延迟驱动模块05是16路并排的延迟驱动单元，所述的16路并排的延迟驱动单元电路的第一路输入端、第二路输入端、第三路输入端、第四路输入端、……第十六路输入端分别通过反相器7074N连接所述的集成4-16译码器芯片74154N的I引脚、2引脚、3引脚、4引脚、……16引脚，实现16路地址的选通功能。参见图7，本实施例中，所述的继电器阵列06采用16路并排的型号为TX2-5V的微型继电器，具体连接方式为，第一路、第二路、第三路、第四路、……第十六路微型继电器的正负输入端口分别和16路并排的延迟驱动单元电路的第一路、第二路、第三路、第四路、……第十六路正负输出端相连接。本实施例所述的16路线列多路开关的控制利用计算机上编写的LabVIEW程序实现，程序运行前，输入计算机串口地址和开关编号，串口地址为一般为C0M1，开关编号为待选通的微型继电器的编号，本实施例中开关编号为I至16。程序运行时，利用LabVIEW软件内建的串口数据终端准备状态(DTR State)程序模块向所述的计算机串口 01的DTR端口发送I组高、低电平脉冲对所述的16路线列开关进行复位，再利用LabVIEW软件内建的串口请求发送状态(RTS State)程序模块向所述的计算机串口 01的RTS端口发送η组高、低电平脉冲实现特定微型继电器的选通。其中，η为开关编号减I。以上所述仅为本专利技术的较佳实施例，凡依本专利技术权利要求范围所做的均等变化与修饰，皆应属本发 明权利要求的涵盖范围。权利要求1.一种线列多路开关，包括:计算机串口、电平转换模块、计数器模块、译码器模块、延迟驱动模块和继电器阵列，其特征在于: 所述的计算机串口是RS-232串口 ； 所述的电平转换模块是具有两路分别将电平A转换为电平B功能的电平转换模块，其中，A=12V 或-12V, B=5V 或 OV,且当 A=12V 时，B=5V,当 A=-12V 时，B=OV ； 所述的计数器模块是TTL集成电路N进制计数器模块，其中，N=S或16 ； 所述的译码器模块是TTL集成电路M-N译码器模块，其中，M=1g2N ； 所述的延迟驱动模块是N路并排的延迟驱动单元； 所述的继电器阵列是N路并排的微型继电器； 线列多路开关中，计算机串口的DTR端与电平转换模块的第一路电平输入端相连，计算机串口的RTS端与电本文档来自技高网...

【技术保护点】
一种线列多路开关，包括：计算机串口、电平转换模块、计数器模块、译码器模块、延迟驱动模块和继电器阵列，其特征在于：所述的计算机串口是RS?232串口；所述的电平转换模块是具有两路分别将电平A转换为电平B功能的电平转换模块，其中，A=12V或?12V，B=5V或0V，且当A=12V时，B=5V，当A=?12V时，B=0V；所述的计数器模块是TTL集成电路N进制计数器模块，其中，N=8或16；所述的译码器模块是TTL集成电路M?N译码器模块，其中，M=log2N；所述的延迟驱动模块是N路并排的延迟驱动单元；所述的继电器阵列是N路并排的微型继电器；线列多路开关中，计算机串口的DTR端与电平转换模块的第一路电平输入端相连，计算机串口的RTS端与电平转换模块的第二路电平输入端相连，电平转换模块的第一路电平输出端与计数器模块的计数端相连，电平转换模块的第二路电平输出端与计数器模块的清零端相连，计数器的输出端分别与译码器的输入端相连，译码器的输出端分别与延迟驱动模块的延迟驱动单元输入端相连，延迟驱动模块的延迟驱动单元的输出端正负极与继电器阵列的微型继电器输入端正负极相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：华桦，胡晓宁，
申请(专利权)人：中国科学院上海技术物理研究所，
类型：发明
国别省市：