垂直场效晶体管制造技术

一种用于生产当接通时在漏极与源极之间具有低串联电阻的功率场效晶体管FET装置的方法具有以下步骤：在半导体裸片中形成垂直功率FET；以及背面研磨所述半导体裸片至小于或等于约100μm(4密尔)或更小的厚度。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及场效晶体管(FET)的制造，且更明确地说，涉及背面研磨半导体裸片以使得能够获得用于在其中制造的场效晶体管(FET)的低Rds(_。
技术介绍
目前技术的功率FET制造于具有等于或大于127μ m(5密尔)的厚度的半导体裸片上。多数半导体裸片具有约178 μ m(7密尔)的厚度。确切地说，当将垂直功率晶体管实施于这些裸片中时，这些半导体裸片厚度可导致用于功率FET的Rds_的较高电阻。减小Rds(ON)电阻的一种方式为重度掺杂衬底。然而，此选项可能并非始终可用。
技术实现思路
根据一实施例，一种用于产生当接通时在漏极与源极之间具有低串联电阻的功率场效晶体管(FET)装置的方法可包括以下步骤:在半导体裸片中形成垂直功率FET ;以及背面研磨所述半导体裸片至小于或等于约100μπι(4密尔)或更小的厚度。根据另一实施例，所述厚度可自约100 μ m(4密尔)至约25 μ m(l密尔)。根据另一实施例，形成垂直功率FET的所述步骤可包括:在布置于具有第一传导类型的衬底上的具有第二传导类型的外延层中形成包括用于垂直DMOS-FET的具有第一传导类型的第一源极区及第二源极区的单元结构(cell structure)，其中所述第一源极区与所述第二源极区间隔开预定义的距离；在所述外延层之上形成绝缘的栅极层；图案化所述栅极层以形成相互间隔开的第一栅极及第二栅极。根据另一实施例，所述图案化步骤可在单一步骤中执行。根据另一实施例，图案化所述栅极层的所述步骤可提供所述栅极层的连接所述第一栅极与所述第二栅极的桥接区域。根据另一实施例，所述桥接区域可位于所述单元结构外。根据另一实施例，所述方法可进一步包括通过金属层连接所述第一栅极与所述第二栅极。根据另一实施例，所述方法可进一步包括:将所述半导体裸片安装于引线框上；将所述半导体裸片的顶部区域与外部接点连接。根据另一实施例，所述顶部区域可由多个接合线连接。根据另一实施例，所述多个接合线各自可包括约0.254mm(10密尔)的厚度。根据另一实施例，所述顶部区域可由金属夹片连接。根据另一实施例，所述金属夹片可自铜制造。根据另一实施例，所述金属夹片可提供补偿半导体裸片厚度的区段。根据另一实施例，一种当接通时在漏极与源极之间具有低串联电阻的功率场效晶体管(FET)装置可包括:半导体裸片，其包括垂直功率FET ;其中所述半导体裸片经背面研磨至小于或等于约100μπι(4密尔)或更小的厚度。根据所述功率FET的另一实施例，所述厚度可自约100 μ m(4密尔)至约25 μ m(l密尔)。根据所述功率FET的另一实施例，所述垂直FET可为垂直扩散金属氧化物半导体(DMOS)场效晶体管(FET)，其具有单元结构，所述单元结构包括:具有第一传导类型的衬底，其形成漏极区；在所述衬底上的具有所述第一传导类型的外延层；具有第二传导类型的第一基极区及第二基极区，其布置于所述外延层内且间隔开预定义的距离；具有第一传导类型的第一源极区及第二源极区，其分别布置于所述第一基极区及所述第二基极区内；栅极结构，其通过绝缘层而与所述外延层绝缘且布置于所述第一基极区与所述第二基极区之间的区上方且至少部分覆盖所述第一基极区及所述第二基极区，其中所述栅极结构包括间隔开的第一栅极及第二栅极，其中每一栅极覆盖所述基极区的相应部分。根据所述功率FET的另一实施例，所述垂直FET可进一步包括连接所述第一源极区及所述第二源极区与所述第一基极区及所述第二基极区的源极金属层。根据所述功率FET的另一实施例，所述垂直FET可进一步包括连接所述第一栅极与所述第二栅极的栅极金属层。根据所述功率FET的另一实施例，可由连接所述第一栅极与所述第二栅极的栅极层形成所述第一栅极及所述第二栅极。根据所述功率FET的另一实施例，所述第一栅极及所述第二栅极可连接于所述单元结构外。根据所述功率FET的另一实施例，所述垂直FET可进一步包括引线框，所述半导体裸片安装于所述引线框上，其中所述半导体裸片的顶部区域与外部接点连接。根据所述功率FET的另一实施例，顶部区域可由多个接合线连接。根据所述功率FET的另一实施例，所述多个接合线各自可包括约0.254mm(10密尔)的厚度。根据所述功率FET的另一实施例，顶部区域可由金属夹片连接。根据所述功率FET的另一实施例，所述金属夹片可自铜制造。根据所述功率FET的另一实施例，所述金属夹片可提供补偿半导体裸片厚度的区段。根据又一实施例，一种集成电路装置可包括如上所述的至少一个垂直FET，其中所述集成电路装置提供对切换模式电力供应器的控制功能。根据所述集成电路装置的另一实施例，所述集成电路装置可包括控制所述至少一个垂直FET的微控制器。 附图说明图1展示改进的垂直DMOS-FET的第一实施例。图2展示改进的垂直DMOS-FET的第一实施例。图3A至3F展示用于制造如图2中所示的装置的若干示范性工艺步骤。图4展示具有在覆晶配置下的根据各种实施例的功率MOSFET的半导体裸片的布置；以及图5展示覆晶功率MOSFET的另一实施例；图6展示改进的垂直DMOS-FET在单一整合式芯片中的应用。图7A至7B展示使用导线接合的根据各种实施例的功率MOSFET的实施例。图8展示使用多个接合线用于将晶体管连接至外部接点的又一实施例。具体实施例方式与集成电路中的横向晶体管相比，功率金属氧化物半导体场效晶体管(MOSFET)通常用以处置高功率电平。根据各种实施例，需要降低此垂直功率FET的Rds(_以便改进当将功率FET用作电源开关时的产品(例如，离散或整合式功率MOSFET、在整合式切换模式电力供应器(SMPS)中的功率MOSFET、与微控制器组合和/或整合的功率MOSFET等)的效率。根据本专利技术的教示，半导体裸片经背面研磨至小于约10(^!11(4密尔)(例如，自约25μπι(1密尔)至约10(^111(4密尔))的厚度，其将改进(减小)当接通时功率FET (确切地说，垂直功率FET)的漏极与源极之间的串联电阻RDS_，且由此增加功率FET在用作开关(例如，用于SMPS的电源开关)时的效率。参看图1，描绘根据本专利技术的特定实例实施例的具有制造于其中的垂直功率FET的超薄裸片的示意性立面图。图1展示典型M0SFET，其使用垂直扩散MOSFET结构，也叫作双扩散MOSFET结构(DM0S或VDM0S)。如(例如)图1中所示，在N+衬底180上，形成有N_外延层170，其厚度及掺杂通常确定装置的电压额定值。自顶部至外延层170内，形成有由P掺杂区150(其形成可由相应向外扩散区域160包围的P基极)包围的N+掺杂的左及右源极区140。源极接触金属层110可大体接触在裸片的表面上的两个区140及150，且还连接左及右两个源极区。绝缘层120 (通常，二氧化硅或任何其它合适材料)将覆盖P基极区150的一部分的多晶硅栅极130与向外扩散区域160绝缘。栅极130连接至通常由另一金属层形成的栅极接点(未图示)。此垂直晶体管的底部侧具有在已将裸片背面研磨至其最终厚度D后涂覆的薄金属层190。此金属层形成漏极接点。图1展示可非常小且包括共同漏极、共同栅极及两个源极区及两个通道的MOSFET的典型基本单元。其它类似单元可用于垂直功率MOS-FE本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.11.23 US 61/416,420;2011.11.03 US 13/288,2191.一种用于生产当接通时在漏极与源极之间具有低串联电阻的功率场效晶体管FET装置的方法，所述方法包括以下步骤: 在半导体裸片中形成垂直功率FET ;以及 背面研磨所述半导体裸片至小于或等于约100μπι(4密尔)或更小的厚度。2.根据权利要求1所述的方法，其中所述厚度从约100μ m(4密尔)至约25μπι(1密尔)。3.根据权利要求1所述的方法，其中所述形成垂直功率FET的步骤包括: 在布置于具有第一传导类型的衬底上的具有第二传导类型的外延层中形成包括用于垂直DMOS-FET的具有第一传导类型的第一源极区及第二源极区的单元结构，其中所述第一源极区与所述第二源极区间隔开预定义的距离； 在所述外延层之上形成绝缘的栅极层； 图案化所述栅极层以形成相互间隔开的第一栅极及第二栅极。4.根据权利要求3所述的方法，其中所述图案化步骤是在单一步骤中执行。5.根据权利要求3所述的方法，其中所述图案化所述栅极层的步骤提供所述栅极层的连接所述第一栅极与所述第二栅极的桥接区域。6.根据权利要求5所述的方法，其中所述桥接区域位于所述单元结构外。7.根据权利要求3所述的方法，其进一步包括通过金属层连接所述第一栅极与所述第二栅极。8.根据权利要求1所述的方法，其进一步包括: 将所述半导体裸片安装于引线框上； 将所述半导体裸片的顶部区域与外部接点连接。9.根据权利要求8所述的方法，其中顶部区域由多个接合线连接。10.根据权利要求9所述的方法，其中所述多个接合线各自包括约0.254mm(10密尔)的厚度。11.根据权利要求8所述的方法，其中顶部区域由金属夹片连接。12.根据权利要求11所述的方法，其中所述金属夹片是由铜制造。13.根据权利要求10所述的方法，其中所述金属夹片提供补偿半导体裸片厚度的区段。14.一种当接通时在漏极与源极之间具有低串联电阻的功率场效晶体管FET装置，其包括: 半导体裸片，其包括垂直功率FET ;其中 所述半导体裸片被背面研磨至小于或等于约100μπι(4密尔)或更小的厚度。15.根据权利要...

【专利技术属性】
技术研发人员：罗恩·S·布雷思韦特，兰迪·L·亚克，丹尼尔·J·杰克森，格雷戈里·迪克斯，
申请(专利权)人：密克罗奇普技术公司，
类型：
国别省市：