本发明专利技术实施例提供一种测试FPGA开发板的装置和方法，包括：LED灯板，每一个LED灯的负端接地，连接一个对应的LED管脚，LED灯在对应的LED管脚处于高电位时点亮；LED管脚，用于与FPGA开发板中高速座的通信管脚电连接，其中，高速座的通信管脚与FPGA芯片的功能管脚对应电连接；测试单元，与FPGA开发板的JTAG口连接，用于设置FPGA芯片的各个功能管脚的导通规律，根据与功能管脚和通信管脚对应的LED灯的亮灭得到功能管脚和通信管脚的导通情形。当功能管脚根据导通规律在高电位与低电位之间切换时，LED灯板中对应于功能管脚的LED灯会点亮或灭掉，完成对该处功能管脚/通信管脚是否接触良好的检测。
【技术实现步骤摘要】
本专利技术涉及测试FPGA的技术，特别是指一种测试FPGA开发板的装置和方法。
技术介绍
现场可编程门阵列(FPGA, Field Programmable Gate Array)开发板中包括两个FPGA芯片，每一个FPGA芯片通常具有4个单连座，两个FPGA芯片之间还可以通过4个互连座进行通信。现有技术存在如下问题:FPGA开发板中的管脚密集，间距小，非常容易出现焊接不良，而且FPGA开发板的金属弹片经过一段时间后会出现氧化，接触不良，影响整个FPGA开发板的功能。
技术实现思路
本专利技术要解决的技术问题是提供一种测试FPGA开发板的装置和方法，用于解决现有技术中，FPGA开发板中的管脚密集且间距小，容易出现焊接不良或者接触不良的缺陷。为解决上述技术问题，本专利技术的实施例提供一种测试FPGA开发板的装置，FPGA开发板包括FPGA芯片，装·置包括:LED灯板，包括多个LED灯，每一个LED灯的负端接地，且连接一个对应的LED管脚，LED灯在对应的LED管脚处于高电位时点亮；其中，LED管脚，用于与FPGA开发板中高速座的通信管脚电连接，其中，高速座的通信管脚与FPGA芯片的功能管脚对应电连接；测试单元，与FPGA开发板的JTAG 口连接，用于设置FPGA芯片的各个功能管脚的导通规律，根据与所述功能管脚和通信管脚对应的LED灯的亮灭得到功能管脚和通信管脚的导通情形。所述的装置中，LED灯板包括至少一个LED区域；每一个LED区域中，LED管脚的排列与高速座中对应的待测试区域中通信管脚的排列一致。所述的装置中，测试单元包括:第一测试模块，用于设置所有的功能管脚为高电位；或者，设置位于FPGA芯片的第一侧的功能管脚为高电位，同时，设置位于第二侧的功能管脚为低电位；第二测试模块，用于设置位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。所述的装置中，所述测试单元，还用于测试级联的两块FPGA开发板时，与第二FPGA开发板的JTAG 口连接，第二 FPGA开发板的上方包括第一 FPGA开发板，第一 FPGA开发板通过互连座与第二 FPGA开发板级联形成互连FPGA开发板；LED灯板，与第一 FPGA开发板的高速座连接。所述的装置中，测试单元还包括:第三测试模块，用于设置第二 FPGA开发板的所有的功能管脚为高电位；或者，设置第二FPGA开发板的位于FPGA芯片的第一侧的功能管脚为高电位，同时，设置位于第二侧的功能管脚为低电位；第四测试模块，用于设置第二 FPGA开发板的位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。所述的装置中，测试单元包括:第一测试结果判定模块，与第一测试模块连接，用于当功能管脚处于高电位，且对应的LED灯不亮时，判定该功能管脚处，或者与该功能管脚连接的通信管脚处有断路，当功能管脚处于高电位，且对应的LED灯闪烁时，判定该功能管脚处，或者与该功能管脚连接的通信管脚处有虚焊，第二测试结果判定模块，与第二测试模块连接，用于当相邻的功能管脚对应的LED灯始终点亮时，判定所述相邻的功能管脚处，或者与该功能管脚连接的相邻的通信管脚处有短路。 一种测试FPGA开发板的方法，FPGA开发板包括FPGA芯片，方法包括:在LED灯板中，设置每一个LED管脚连接一个对应的LED灯，全部LED灯的负端接地，LED灯在对应的LED管脚处于高电位时点亮；设置LED管脚的排列与FPGA开发板中高速座的通信管脚的排列一致，支持与通信管脚实现电连接；将高速座的通信管脚与FPGA芯片的功能管脚对应电连接；通过FPGA开发板的JTAG 口设置FPGA芯片的各个功能管脚的导通规律。所述的方法中，将第一 FPGA开发板设置于第二 FPGA开发板的上方，并通过互连座与第二 FPGA开发板级联，形成互连FPGA开发板。所述的方法中，通过FPGA开发板的JTAG 口设置FPGA芯片的各个功能管脚的导通规律，具体包括:在第一测试场景中，设置所有的功能管脚为高电位；或者，在第二测试场景中，设置位于FPGA芯片的第一侧的功能管脚为高电位，同时，设置位于第二侧的功能管脚为低电位；或者，在第三测试场景中，设置位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。 所述的方法中，在第一测试场景或者第二测试场景中，当功能管脚处于高电位，且对应的LED灯不亮时，该功能管脚处，或者与该功能管脚连接的通信管脚处有断路，当功能管脚处于高电位，且对应的LED灯闪烁时，该功能管脚处，或者与该功能管脚连接的通信管脚处有虚焊，在第三测试场景中，当相邻的功能管脚对应的LED灯始终点亮时，所述相邻的功能管脚处，或者与该功能管脚连接的相邻的通信管脚处有短路。本专利技术的上述技术方案的有益效果如下:LED灯板中LED管脚的排列与FPGA开发板中的通信管脚的排列一致，保证了能够对高速座的所有通信管脚进行测试，又通信管脚与FPGA芯片的功能管脚是一一对应的，当功能管脚根据导通规律在高电位与低电位之间切换时，LED灯板中对应于功能管脚的LED灯会点亮或灭掉，完成了对该处功能管脚/通信管脚是否接触良好的检测。附图说明图1表示一种测试FPGA开发板的装置的结构示意图；图2表示LED灯板与LED灯连接的结构示意图；图3表示FPGA开发板中两个FPGA芯片通过互连座级联的结构示意图。具体实施例方式为使本专利技术要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。本专利技术实施例提供一种测试FPGA开发板的装置，如图1所示，FPGA开发板包括FPGA芯片，装置包括:LED灯板，包括多个LED管脚，每一个LED管脚连接一个对应的LED灯，全部LED灯的负端接地，LED灯在对应的LED管脚处于高电位时点亮；LED管脚的排列与FPGA开发板中高速座的通信管脚的排列一致，支持与通信管脚实现电连接；高速座的通信管脚与FPGA芯片的功能管脚对应电连接；测试单元，与FPGA开发板的联合测试行动小组(JTAG，联合测试行动小组)口连接，用于设置FPGA芯片的各个功能管脚的导通规律。应用所提供的技术，LED灯板中LED管脚的排列与FPGA开发板中的通信管脚的排列一致，保证了能够对高速座的所有通信管脚进行测试，又通信管脚与FPGA芯片的功能管脚是一一对应的，当功能管脚根据导通规律在高电位与低电位之间切换时，LED灯板中对应于功能管脚的LED灯会点亮或灭掉，完成了对该处功能管脚/通信管脚是否接触良好的检测。每块待测的FPGA开发板上有两颗FPGA芯片，测试两颗FPGA芯片的功能管脚的方式有两种:采用单连座，与一颗FPGA芯片相连，挨个测试单连座的各个通信管脚；采用互连座，分别与两颗FPGA芯片(FPGA1和FPGA2)相连，这时需要分时测试。单连座和互连座统称为高速座，S卩，高速座包括单连座和互连座。如图1所示，FPGA板上的单连座和互连座均有120个通信管脚。LED灯板具有一个包含120个LED管脚的母头，母头可以插在单连座或互连座上；母头的每个LED管脚均电连接一个LED灯，LED灯通过电阻接地，当FPGA板上一个管脚的信号置高时，由于LED管脚与通信管脚是电连接的，因此与该通信管脚通过LED管脚相连的LED灯会点亮。分时测试过程中-测试单元通过FPGAl执行测试时，FPGA2断本文档来自技高网...
【技术保护点】
一种测试FPGA开发板的装置，其特征在于，FPGA开发板包括FPGA芯片，装置包括：LED灯板，包括多个LED灯，每一个LED灯的负端接地，且连接一个对应的LED管脚，LED灯在对应的LED管脚处于高电位时点亮；其中，LED管脚，用于与FPGA开发板中高速座的通信管脚电连接，其中，高速座的通信管脚与FPGA芯片的功能管脚对应电连接；测试单元，与FPGA开发板的JTAG口连接，用于设置FPGA芯片的各个功能管脚的导通规律，根据与所述功能管脚和通信管脚对应的LED灯的亮灭得到功能管脚和通信管脚的导通情形。
【技术特征摘要】
1.一种测试FPGA开发板的装置，其特征在于，FPGA开发板包括FPGA芯片， 装置包括: LED灯板，包括多个LED灯，每一个LED灯的负端接地，且连接一个对应的LED管脚，LED灯在对应的LED管脚处于高电位时点亮； 其中，LED管脚，用于与FPGA开发板中高速座的通信管脚电连接，其中，高速座的通信管脚与FPGA芯片的功能管脚对应电连接； 测试单元，与FPGA开发板的JTAG 口连接，用于设置FPGA芯片的各个功能管脚的导通规律，根据与所述功能管脚和通信管脚对应的LED灯的亮灭得到功能管脚和通信管脚的导通情形。2.根据权利要求1所述的装置，其特征在于，LED灯板包括至少一个LED区域； 每一个LED区域中 ，LED管脚的排列与高速座中对应的待测试区域中通信管脚的排列—致。3.根据权利要求1所述的装置，其特征在于，测试单元包括: 第一测试模块，用于设置所有的功能管脚为高电位；或者，设置位于FPGA芯片的第一侧的功能管脚为高电位，同时，设置位于第二侧的功能管脚为低电位； 第二测试模块，用于设置位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。4.根据权利要求3所述的装置，其特征在于， 所述测试单元，还用于测试级联的两块FPGA开发板时，与第二 FPGA开发板的JTAG 口连接，第二 FPGA开发板的上方包括第一 FPGA开发板，第一 FPGA开发板通过互连座与第二FPGA开发板级联形成互连FPGA开发板； LED灯板，与第一 FPGA开发板的高速座连接。5.根据权利要求4所述的装置，其特征在于，测试单元还包括: 第三测试模块，用于设置第二 FPGA开发板的所有的功能管脚为高电位；或者，设置第二 FPGA开发板的位于FPGA芯片的第一侧的功能管脚为高电位，同时，设置位于第二侧的功能管脚为低电位； 第四测试模块，用于设置第二 FPGA开发板的位于FPGA芯片的同一侧的相邻的功能管脚的电位相异。6.根据权利要求3所述的装置，其特征在于，测试单元包括: 第一测试结果判定模块，与第一测试模块连接，用于当功能管脚处于高电位，...
【专利技术属性】
技术研发人员：林艳芳，
申请(专利权)人：青岛中星微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。