晶体管漏电流的测试方法技术

一种晶体管漏电流的测试方法，包括：提供第一测试区域，第一测试区域包括晶体管和测试焊点，晶体管和所述测试焊点连接；对第一测试区域的测试焊点进行测试，获得晶体管的漏电流总值；提供第二测试区域，第二测试区域包括晶体管和测试焊点，第二测试区域中的晶体管、测试焊点与第一测试区域中的晶体管、测试焊点的布局和结构均相同，第二测试区域中与晶体管漏极对应的测试焊点和晶体管的漏极断开；对第二测试区域的测试焊点进行测试，获得寄生电流值；晶体管的漏电流值等于漏电流总值减去寄生电流值。采用本发明专利技术的方法获得的晶体管的漏电流参数值测试结果精确，而且方法简单，不影响整个晶体管工艺的进行，对芯片没有任何损伤。

【技术实现步骤摘要】

本专利技术涉及半导体领域，特别涉及。
技术介绍
晶体管是半导体集成芯片普遍应用的器件。目前对于低功耗的集成芯片，晶体管的漏电流就成为至关重要的参数，晶体管漏电流直接影响着低功耗集成芯片的静态功耗。随着集成芯片的集成度进一步提高，集成芯片的功耗会进一步缩小，晶体管的漏电流值也会趋近于更小。对晶体管的漏电流的测试属于集成芯片电性合格测试。完成集成芯片的制作之后，在集成芯片上会形成多个重复的测试焊点。测试设备包括测试仪(Tester)和探针台(Prober),测试过程中，将集成芯片放置在探针台上，测试仪上连有探针卡(Probe card),探针卡上的探针(Probe)触碰集成芯片上的一个或多个测试焊点进行电性合格测试，从而可以得出晶体管的漏电流值。在公开号为CN102354671A (公开日:2012年2月15日)的中国专利文献中还能发现更多的关于对集成芯片电性合格测试的信息。现有技术中，晶体管的漏电流值测试结果不精确。
技术实现思路
本专利技术解决的问题提高晶体管的漏电流值的测试精度。为解决上述问题，本专利技术提供一种，包括:提供第一测试区域，所述第一测试区域包括晶体管和测试焊点，所述晶体管和所述测试焊点连接；对所述第一测试区域的测试焊点进行测试，获得晶体管的漏电流总值；提供第二测试区域，所述第二测试区域包括晶体管和测试焊点，第二测试区域中的晶体管、测试焊点与第一测试区域中的晶体管、测试焊点的布局和结构均相同，所述第二测试区域中与晶体管漏极对应的测试焊点和所述晶体管的漏极断开；对所述第二测试区域的测试焊点进行测试，获得寄生电流值；所述晶体管的漏电流值等于所述漏电流总值减去所述寄生电流值。可选的，所述第一测试区域的测试焊点包括:与所述晶体管的漏极连接的漏极测试焊点；与所述晶体管的源极连接的源极测试焊点；与所述晶体管的栅极连接的栅极测试焊点；与所述晶体管的衬底连接的衬底测试焊点。可选的，所述第一测试区域还包括互连结构，所述测试焊点和所述晶体管通过互连结构进行连接。可选的，所述第二测试区域中与晶体管漏极对应的测试焊点和所述晶体管的漏极断开的步骤中还包括:所述第二测试区域中与晶体管源极对应的测试焊点和所述晶体管的源极、所述第二测试区域中与晶体管栅极对应的测试焊点和所述晶体管的栅极、所述第二测试区域中与晶体管衬底对应的测试焊点和所述晶体管的衬底中的一种断开。可选的，所述第二测试区域中与晶体管漏极对应的测试焊点和所述晶体管的漏极断开的步骤中还包括:所述第二测试区域中与晶体管源极对应的测试焊点和所述晶体管的源极、所述第二测试区域中与晶体管栅极对应的测试焊点和所述晶体管的栅极、所述第二测试区域中与晶体管衬底对应的测试焊点和所述晶体管的衬底中的两种断开。可选的，所述第二测试区域中与晶体管漏极对应的测试焊点和所述晶体管的漏极断开的步骤中还包括:所述第二测试区域中与晶体管源极对应的测试焊点和所述晶体管的源极、所述第二测试区域中与晶体管栅极对应的测试焊点和所述晶体管的栅极、所述第二测试区域中与晶体管衬底对应的测试焊点和所述晶体管的衬底都断开。可选的，所述第一测试区域与所述第二测试区域的测试条件和测试环境相同。可选的，所述第一测试区域和所述第二测试区域在同一个芯片上。与现有技术相比，本专利技术的技术方案具有以下优点:本专利技术中，提供第一测试区域，第一测试区域包括晶体管和测试焊点，所述晶体管和所述测试焊点连接，对第一测试区域的测试焊点进行测试，获得晶体管的漏电流总值，当芯片上形成的晶体管的漏电流比较大时，晶体管的漏电流总值就是晶体管漏电流值。但是，当在芯片上形成的晶体管的漏电流比较小(至少小于1PA)时，寄生电流对晶体管漏电流值的影响比较大。因此，对芯片中的第一测试区域中的晶体管进行漏电流测试获得的漏电流总值后，需要将寄生电流减去以提高晶体管漏电流值的测试精度。其中，在获得寄生电流值的过程中，将第二测试区域的漏极测试焊点与晶体管断开，这时第二测试区域的漏极测试焊点就无法具有工作电压或工作电流，更进一步，第二测试区域的测试焊点也没有工作电压或工作电流，此时对第二测试区域的测试焊点进行测试就可以获得寄生电流值。将第二测试区域的漏极测试焊点和晶体管断开获得的寄生电流的方法简单，不影响整个晶体管工艺的进行，而且对芯片没有任何损伤。附图说明图1是本专利技术实施例的的流程图；图2是本专利技术实施例的第一测试区域的版图示意图；图3是本专利技术实施例的第二测试区域的版图示意图。具体实施例方式专利技术人发现和分析，现有技术中的晶体管的漏电流值测试结果不精确的原因为:在获得晶体管漏电流的测试过程中，测试设备会产生微小漏电流，例如，在探针的针尖处会产生微小漏电、连接探针卡和测试仪之间的电线也会产生微小漏电等。外界对测试环境的干扰也会在晶体管漏电流测试过程中产生微小电流，例如噪音、测试环境的温度和湿度不能保持恒定状态，会对测试环境产生干扰电流。测试设备产生的漏电流和外界对测试环境产生的干扰电流统称为寄生电流。当晶体管的漏电流值比较大时，寄生电流对晶体管漏电流值的测试结果影响甚小，可以忽略不计，因此，不会影响晶体管漏电流值的测试精度；随着集成芯片的集成度的进一步提闻，当晶体管的漏电流值比较小时，寄生电流对晶体管漏电流值的影响比较大，使得晶体管漏电流值的测试精确度下降。因此，当晶体管的漏电流值较小时，寄生电流对晶体管漏电流值的测试精度影响较大，迫切需要一种测试方法能够提高晶体管的漏电流值的测试精度。为此，专利技术人经过研究，提出了一种。下面结合附图，通过具体实施例，对本专利技术的技术方案进行清楚、完整的描述。图1是本专利技术实施例的的流程图。图2是本专利技术实施例的第一测试区域的测试版图示意图。图3是本专利技术实施例的第二测试区域的测试版图示意图。下面以MOS晶体管为例来说明，具体包括:参考图2，执行图1中的步骤S11，提供第一测试区域，所述第一测试区域包括晶体管和测试焊点，所述晶体管和所述测试焊点连接。其中，第一测试区域的测试焊点包括:与晶体管的漏极连接的漏极测试焊点；与晶体管的源极连接的源极测试焊点；与晶体管的栅极连接的栅极测试焊点；与晶体管的衬底连接的衬底测试焊点。所述连接为互连结构连接。本实施例中，第一测试区域的形成方法具体为:参考图2，首先采用专用版图设计软件在计算机上设计第一测试版图10，所述第一测试版图10包括晶体管图形11、测试焊点图形12和互连结构图形13。所述互连结构图形13将晶体管图形11和测试焊点图形12进行连接。晶体管为MOS晶体管。请继续参考图2，衬底测试焊点图形121通过互连结构图形131与晶体管的衬底图形111连接，源极测试焊点图形123通过互连结构图形133与晶体管的源极图形113连接，漏极测试焊点图形122通过互连结构图形132与晶体管的漏极图形112连接，栅极测试焊点图形124通过互连结构134图形与晶体管的栅极图形114连接。第一测试版图10的具体设计过程属于本领域技术人员熟知技术，在此不再赘述。形成第一测试版图10后，需要将第一测试版图10上的图形转移至芯片，可以先将第一测试版图10的图形转移至多个掩膜版(mask)(图未示)上，然后，将多个掩膜版上的图形转移至芯片，在芯片上形成第一测试区域。在芯片上形成第一测试区域的技术为本领域技术人员熟知技术，在此不在赘述本文档来自技高网...

【技术保护点】
一种晶体管漏电流的测试方法，其特征在于，包括：提供第一测试区域，所述第一测试区域包括晶体管和测试焊点，所述晶体管和所述测试焊点连接；对所述第一测试区域的测试焊点进行测试，获得晶体管的漏电流总值；提供第二测试区域，所述第二测试区域包括晶体管和测试焊点，第二测试区域中的晶体管、测试焊点与第一测试区域中的晶体管、测试焊点的布局和结构均相同，所述第二测试区域中与晶体管漏极对应的测试焊点和所述晶体管的漏极断开；对所述第二测试区域的测试焊点进行测试，获得寄生电流值；所述晶体管的漏电流值等于所述漏电流总值减去所述寄生电流值。

【技术特征摘要】

【专利技术属性】
技术研发人员：韦敏侠，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：