基于硅衬底的薄型集成电路封装结构制造技术

技术编号:8847843 阅读:174 留言:0更新日期:2013-06-23 19:54
本实用新型专利技术涉及一种封装结构,尤其是一种基于硅衬底的薄型集成电路封装结构,属于半导体封装的技术领域。按照本实用新型专利技术提供的技术方案,所述基于硅衬底的薄型集成电路封装结构,包括硅衬底,所述硅衬底内凹设有封装槽,所述封装槽的底部及侧壁上覆盖有绝缘支撑层,且所述绝缘支撑层延伸封装槽槽口外侧的硅衬底表面;绝缘支撑层上覆盖有第一连接层,所述第一连接层上覆盖有第二连接层,IC芯片通过金属凸块与第二连接层电连接,第二连接层上设有连接电极,所述连接电极位于封装槽槽口的外侧。本实用新型专利技术结构紧凑,封装厚度能低于0.5mm,满足薄型化封装要求,安全可靠。(*该技术在2022年保护过期,可自由使用*)

【技术实现步骤摘要】

本技术涉及一种封装结构,尤其是一种基于硅衬底的薄型集成电路封装结构,属于半导体封装的

技术介绍
目前,现有的IC封装多数以导线架形成TSOP (Thin Small Outline Package)、QFP (Plastic Quad Flat Package)、QFN (Quad Flat No-lead Package)等封装结构,或者以 BT (Bismaleimide Triazine)基板形成 BGA (Ball Grid Array)或 LGA (land gridarray)等封装结构。上述封装结构的整体厚度约为0.8 1.4mm,无法达到薄型化的封装要求。
技术实现思路
本技术的目的是克服现有技术中存在的不足,提供一种基于硅衬底的薄型集成电路封装结构,其结构简单紧凑,封装厚度能低于0.5mm,满足薄型化封装要求,安全可 靠 O按照本技术提供的技术方案,所述基于硅衬底的薄型集成电路封装结构,包括硅衬底,所述硅衬底内凹设有封装槽,所述封装槽的底部及侧壁上覆盖有绝缘支撑层,且所述绝缘支撑层延伸封装槽槽口外侧的硅衬底表面;绝缘支撑层上覆盖有第一连接层,所述第一连接层上覆盖有第二连接层,IC芯片通过金属凸块与第二连接层电连接,第二连接层上设有连接电极,所述连接电极位于封装槽槽口的外侧。所述IC芯片与第二连接层之间填充有绝缘固定体,且所述绝缘固定体还填充于第一连接层及第二连接层的外层,并支撑于硅衬底的表面。所述IC芯片与绝缘支撑层之间形成有填充槽,所述填充槽贯通第一连接层及第二连接层,填充槽内填充有绝缘支撑体。所述娃衬底及所述娃衬底上连接电极的总厚度低于0.5_。本技术的优点:通过在硅衬底内设置封装槽,在封装槽内设置绝缘支撑层、第一连接层及第二连接层,IC芯片通过金属凸块与第二连接层电连接,以实现将IC芯片与外部的连接,通过对硅衬底背面减薄,使得整体封装厚度可以低于0.5_,满足薄型封装的要求,结构紧凑,安全可靠。附图说明图1为本技术的结构示意图。图疒图22为本技术具体实施工艺步骤剖视图,其中:图2为本技术硅衬底上得到掩膜层后的结构示意图。图3为本技术在掩膜层上涂覆第一光刻胶层后的结构示意图。图4为本技术对第一光刻胶层曝光显影后的结构示意图。图5为本技术对掩膜层进行刻蚀后的结构示意图。图6为本技术去除第一光刻胶层后的结构示意图。图7为本技术对硅衬底进行刻蚀得到封装槽后的结构示意图。图8为本技术去除掩膜层后的结构示意图。图9为本技术在硅衬底上淀积得到绝缘支撑层后的结构示意图。图10为本技术在绝缘支撑层上得到第一连接层后的结构示意图。图11为本技术在第一连接层上涂布第二光刻胶层后的结构示意图。图12为本技术在第一连接层上电镀得到第二连接层后的结构示意图。图13为本技术去除第二光刻胶层后的结构示意图。图14为本技术对第一连接层进行刻蚀后的结构示意图。图15为本技术对封装槽槽口外层的绝缘支撑层刻蚀后的结构示意图。图16为本技术IC芯片通过金属凸块与第二连接层电连接后的结构示意图。图17为本技术在IC芯片下方填充绝缘支撑体后的结构示意图。图18为本技术得到绝缘塑封体后的结构示意图。图19为本技术对绝缘塑封体进行研磨减薄后的结构示意图。图20为本技术在第二连接层上设置连接电极后的结构示意图。图21为本技术对硅衬底进行减薄后的结构示意图。图22为本技术对硅衬底进行切割得到所需封装结构后的结构示意图。附图标记说明:1-硅衬底、2-绝缘支撑层、3-第一连接层、4-第二连接层、5-绝缘支撑体、6-金属凸块、7-绝缘固定体、8-连接电极、9-1C芯片、10-掩膜层、11-第一光刻胶层、12-第一窗口、13-第二窗口、14-封装槽、15-第二光刻胶层、16-第三窗口、17-绝缘塑封体及18-填充槽。具体实施方式下面结合具体附图和实施例对本技术作进一步说明。如图1所示:为了能够使得集成电路的封装厚度达到薄型化封装的要求,本技术包括硅衬底I,所述硅衬底I内凹设有封装槽14,所述封装槽14的底部及侧壁上覆盖有绝缘支撑层2,且所述绝缘支撑层2延伸封装槽14槽口外侧的硅衬底I表面;绝缘支撑层2上覆盖有第一连接层3,所述第一连接层3上覆盖有第二连接层4,IC芯片9通过金属凸块6与第二连接层4电连接,第二连接层4上设有连接电极8,所述连接电极8位于封装槽14槽口的外侧。具体地,所述硅衬底I及所述硅衬底I上连接电极8的总厚度低于0.5mm。为了确保IC芯片9的封装可靠性,在IC芯片9与第二连接层4之间填充有绝缘固定体7,所述绝缘固定体7位于封装槽14的上部,同时,封装槽14槽口外侧还设置绝缘固定体7,所述绝缘固定体7支撑于硅衬底I的表面,并位于第一连接层3及第二连接层4的外侧。绝缘固定体7采用环氧化合物。IC芯片9与绝缘支撑层2之间形成有填充槽18,所述填充槽18贯通第一连接层3及第二连接层4。为了能够对IC芯片9的下表面进行封装保护,所述填充槽18内填充有绝缘支撑体5,所述绝缘支撑体5采用一般地环氧化合物,绝缘支撑体5与IC芯片9的下表面及金属凸块6接触,IC芯片9通过绝缘固定体7及绝缘支撑体5共同作用,确保封装于封装槽14内的可靠性。所述IC芯片9可以为任何需要的芯片结构,IC芯片9通过金属凸块6与第二连接层4电连接,连接电极8与第二连接层4电连接,从而使得连接电极8能够将IC芯片9所需的信号输入输出。如图2 图22所示:上述结构的封装结构,可以通过下述工艺步骤实现,具体地包括如下步骤:a、提供硅衬底1,并在硅衬底I的正面淀积掩膜层10,所述掩膜层10覆盖硅衬底I的正面,如图2所示:掩膜层10为氮化硅层;b、在上述掩膜层10上涂布第一光刻胶层11,所述第一光刻胶层11覆盖在掩膜层10上,如图3所示;C、对上述第一光刻胶层11进行曝光显影,去除掩膜层10上部分光刻胶层,去除部分光刻胶层后,在掩膜层10上得到第一窗口 12,如图4所示;d、利用上述第一窗口 12对掩膜层10进行刻蚀,去除与第一窗口 12对应的掩膜层10,得到第二窗口 13,所述第二窗口 13从第一光刻胶层11的表面延伸到硅衬底I的表面,使得娃衬底I的表面裸露,如图5所不;e、去除上述硅衬底I上的第一光刻胶层11,保留硅衬底I上的掩膜层10,如图6所示;f、利用掩膜层10对硅衬底I进行刻蚀,以在硅衬底I内得到所需的封装槽14,如图7所示;g、去除上述硅衬底I上的掩膜层10,如图8所示;h、在上述硅衬底I的正面淀积绝缘支撑层2,所述绝缘支撑层2覆盖硅衬底I的正面、封装槽14的侧壁及底部,所述绝缘支撑层2为二氧化硅层,如图9所示;1、在上述硅衬底I上设置第一连接层3,第一连接层3覆盖绝缘支撑层2,所述第一连接层3通过溅射钛/镍材料得到,通过溅射钛材料能够与绝缘支撑层2的连接,通过镍金属能够实现需要的电连接,如图10所示;j、在上述第一连接层3涂布第二光刻胶层15,并对所述第二光刻胶层15进行曝光显影,得到位于封装槽14内及封装槽14槽口外侧的第二光刻胶层15,如图11所示;k、在上述第一连接层3上电镀得到第二连接层4,第二光刻胶层15遮本文档来自技高网...

【技术保护点】
一种基于硅衬底的薄型集成电路封装结构,其特征是:包括硅衬底(1),所述硅衬底(1)内凹设有封装槽(14),所述封装槽(14)的底部及侧壁上覆盖有绝缘支撑层(2),且所述绝缘支撑层(2)延伸封装槽(14)槽口外侧的硅衬底(1)表面;绝缘支撑层(2)上覆盖有第一连接层(3),所述第一连接层(3)上覆盖有第二连接层(4),IC芯片(9)通过金属凸块(6)与第二连接层(4)电连接,第二连接层(4)上设有连接电极(8),所述连接电极(8)位于封装槽(14)槽口的外侧。

【技术特征摘要】
1.一种基于硅衬底的薄型集成电路封装结构,其特征是:包括硅衬底(I),所述硅衬底(I)内凹设有封装槽(14),所述封装槽(14)的底部及侧壁上覆盖有绝缘支撑层(2),且所述绝缘支撑层(2 )延伸封装槽(14 )槽口外侧的硅衬底(I)表面;绝缘支撑层(2 )上覆盖有第一连接层(3 ),所述第一连接层(3 )上覆盖有第二连接层(4),IC芯片(9 )通过金属凸块(6 )与第二连接层(4 )电连接,第二连接层(4 )上设有连接电极(8 ),所述连接电极(8 )位于封装槽(14)槽口的外侧。2.根据权利要求1所述的基于硅衬底的薄型集成电路封装结构,其...

【专利技术属性】
技术研发人员:吕致纬
申请(专利权)人:矽格微电子无锡有限公司
类型:实用新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1