一种微加热装置及形成方法制造方法及图纸

技术编号:8775107 阅读:159 留言:0更新日期:2013-06-08 18:50
一种微加热装置及形成方法,所述微加热装置包括:半导体衬底,所述半导体衬底具有正面和与正面相对的背面,位于所述半导体衬底正面上的待检测器件;贯穿所述半导体衬底的导电沟槽,所述导电沟槽围绕所述待检测器件设置,且所述位于半导体衬底正面的导电沟槽表面与外电路相连,所述位于半导体衬底背面的导电沟槽表面与外电路相连。本发明专利技术实施例的微加热装置具有贯穿半导体衬底的导电沟槽,并利用所述导电沟槽用于为待检测器件加热,由于所述导电沟槽围绕所述待检测器件设置,所述待检测器件受热均匀,且通过改变所述两个电极之间的电压,控制导电沟槽产生的热量,从而控制待检测器件的温度。

【技术实现步骤摘要】

本专利技术涉及半导体制造技木,特别涉及一种为待检测器件升温的微加热装置及形成方法
技术介绍
随着集成电路的集成度不断提高,集成电路中的器件密度和电流速率变得越来越高,集成电路会产生越来越高的能量。因此,集成电路中器件的高温可靠性变得越来越重要,越来越多的对集成电路的测试需要在较高温度下进行。例如,对金属互连线的电迁移检测、对栅介质层的与时间相关的电介质测试、器件的高温寿命测试等,都需要在较高温度下进行,以便能获得在较高温度下器件的电学性能。传统的电迁移检测、与时间相关的电介质测试、器件的高温寿命测试等通过封装级可靠性测试(Package level reliability test)来完成,但是这种电迁移评价方法需要对样品划片后进行芯片封装并装入烘箱测试。在这个装配过程中,由于静电放电而导致操作性损坏的可能性非常大,消耗硅片。在评价过程中,从芯片封装到评价完成需要几周时间,这就使我们不能对金属互连线的质量进行在线实时监控。晶圆级可靠性测试(Wafer-level reliability test)则可以避免电迁移评价过程中周期过长的问题。下面以金属互连线电迁移测试装置为例对现有的晶圆级可靠性测试过程中对器件进行加热的方法进行说明。所述金属互连线电迁移测试装置的具体结构如图1所示,包括:进行电迁移可靠性测试的待检测金属互连线10,位于所述待检测金属互连线10两端的金属互连层21和22,所述金属互连层21具有第一加载节点Fl和第一感测节点SI,所述金属互连层22具有第二加载节点F2和第二感测节点S2。首先通过在第一加载节点Fl和第ニ加载节点F2之间施加偏置电压,产生电流,然后通过第一感测节点SI和第二感测节点S2分别感测第一加载节点F1、第二加载节点F2之间施加偏置电压后产生的电压,进行电迁移可靠性测试。通常,利用传统互连线电迁移测试装置进行互连线晶圆级可靠性测试是在室温环境中进行的,因此需要通过图1中互连线电迁移测试装置的第一加载节点Fl和第二加载节点F2向图1中互连线电迁移测试装置施加ー个非常大的电压,进而在图1中金属互连线电迁移测试装置中产生非常大的电流,利用焦耳电热效应使得测试装置周围的环境温度上升至673.15开尔文左右,因此施加在互连线电迁移测试装置上的电流与测试装置的温度有直接的关系。施加在互连线电迁移测试装置上的电流一部分用于产生焦耳电热,另一部分用于测试互连线的失效时间,而这两部分电流通过同一电源提供,因此无法准确确定用于进行互连线失效时间測量时用于产生热量的电流大小,从而无法准确的控制施加在互连线电迁移测试装置上的温度,无法利用所述装置准确推断出不同温度下互连线电迁移的失效时间,导致互连线电迁移评价的不准确。更多关于检测金属互连线电迁移的测试装置和方法请參考公开号为US2004/0036495A1的美国专利申请。
技术实现思路
本专利技术解决的问题是提供一种为待检测器件升温的微加热装置,可独立的利用微加热装置进行加热,使得待检测器件受热均匀,且温度可控。为解决上述问题,本专利技术实施例提供了一种微加热装置,包括:半导体衬底,所述半导体衬底具有正面和与正面相对的背面,位于所述半导体衬底正面上的待检测器件;贯穿所述半导体衬底的导电沟槽,所述导电沟槽围绕所述待检测器件设置,所述导电沟槽用于为待检测器件加热。可选的,所述导电沟槽的图形为同心环,所述同心环至少包括一个环,所述待检测器件位于所述同心环导电沟槽的中心。可选的,还包括,位于所述半导体衬底正面的金属互连层,位于所述半导体衬底背面的再分配层,所述每一个环状导电沟槽的一端与金属互连层电学连接,所述每一个环状导电沟槽的另一端与再分配层电学连接。可选的,所述导电沟槽的图形为螺旋形,所述待检测器件位于所述螺旋形导电沟槽的中心。可选的,还包括,位于所述半导体衬底正面的金属互连层,位于所述半导体衬底背面的再分配层,所述螺旋状导电沟槽的一端与金属互连层电学连接,所述螺旋状导电沟槽的另一端与再分配层电学连接。可选的,所述金属互连层和再分配层分别与外部控制电路电学连接。可选的,所述待检测器件上连接有导电插塞和导电互连层,利用所述导电插塞和导电互连层使得所述待检测器件与外部检测电路电学连接。可选的,所述导电沟槽内的导电材料为多晶硅、钨或铜。可选的,所述待检测器件为MOS晶体管、存储器件、发光器件、电容、电感、电阻、导电互连线或集成电路。本专利技术实施例还提供了一种微加热装置的形成方法,包括:提供半导体衬底,所述半导体衬底具有正面和与正面相对的背面,在所述半导体衬底正面上形成待检测器件,在所述半导体衬底内形成导电沟槽,所述导电沟槽围绕所述待检测器件设置;在所述半导体衬底正面上形成金属互连层,所述金属互连层与导电沟槽电学连接;对所述半导体衬底背面进行研磨,直到暴露出所述导电沟槽;在所述半导体衬底背面形成再分配层,所述再分配层与暴露出的导电沟槽电学连接。可选的,所述导电沟槽的具体形成方法包括:对所述半导体衬底正面进行刻蚀形成具有一定图形的沟槽,在所述沟槽侧壁和底部表面形成绝缘层,在所述绝缘层表面的沟槽内填充满导电材料,形成导电沟槽。可选的,所述导电材料为多晶硅、钨或铜。可选的,所述导电沟槽的图形为同心环,所述同心环至少包括一个环,所述待检测器件位于所述同心环导电沟槽的中心。可选的,所述导电沟槽的图形为螺旋形,所述待检测器件位于所述螺旋形导电沟槽的中心。可选的,所述待检测器件为MOS晶体管、存储器件、发光器件、电容、电感、电阻、导电互连线或集成电路。可选的,还包括,在形成待检测器件后,在所述待检测器件上形成导电插塞和导电互连层,使得所述待检测器件与外部检测电路电学连接。可选的,所述导电互连层与金属互连层在同一エ艺中形成。与现有技术相比,本专利技术实施例具有以下优点:本专利技术实施例的微加热装置具有贯穿半导体衬底的导电沟槽,所述导电沟槽用于为待检测器件加热,由于所述导电沟槽围绕所述待检测器件设置,所述待检测器件受热均匀,且通过改变所述两个电极之间的电压,控制导电沟槽产生的热量,从而控制待检测器件的温度。附图说明图1为现有技术的金属互连线电迁移测试装置的结构简化示意图;图2至图5为本专利技术实施例的微加热装置的结构示意图;图6为本专利技术实施例的微加热装置的形成方法的流程示意图;图7至图10为本专利技术实施例的微加热装置的形成过程的剖面结构示意图。具体实施例方式由
技术介绍
可知,现有技术没有一种有效的为待检测器件升温的加热装置,使得在晶圆级可靠性测试过程中,可以对待检测器件进行单独加热,避免受到其他因素的影响,使得待检测器件受热均匀,且温度可控。因此,专利技术人经过研究,提出了ー种微加热装置,包括:半导体衬底,所述半导体衬底具有正面和与正面相対的背面,位于所述半导体衬底正面上的待检测器件;贯穿所述半导体衬底的导电沟槽,所述导电沟槽围绕所述待检测器件设置,所述导电沟槽用于为待检测器件加热。由于所述导电沟槽围绕所述待检测器件设置,所述待检测器件受热均匀,且通过改变所述两个电极之间的电压,控制导电沟槽产生的热量,从而控制待检测器件的温度。为使本专利技术的上述目的、特征和优点能够更为明显易懂,下面结合附图对本专利技术的具体实施方式做详细的说明。在以下描述中阐述了具体细节以便于充分理解本专利技术。但是本专利技术能够以多种不本文档来自技高网
...

【技术保护点】
一种微加热装置,其特征在于,包括:半导体衬底,所述半导体衬底具有正面和与正面相对的背面,位于所述半导体衬底正面上的待检测器件;贯穿所述半导体衬底的导电沟槽,所述导电沟槽围绕所述待检测器件设置,所述导电沟槽用于为待检测器件加热。

【技术特征摘要】

【专利技术属性】
技术研发人员:甘正浩冯军宏
申请(专利权)人:中芯国际集成电路制造上海有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1