硅衬底上氮化镓生长方法技术

技术编号:8774949 阅读:114 留言:0更新日期:2013-06-08 18:43
一种半导体结构包括:硅衬底;一个以上III族/V族(III-V族)化合物半导体块层,位于硅衬底顶上;以及每个III-V族化合物块层被中间层隔离。本发明专利技术还涉及硅衬底上氮化镓生长方法。

【技术实现步骤摘要】
硅衬底上氮化镓生长方法
本专利技术大体上涉及半导体电路制造工艺,更具体地来说,涉及在硅衬底上形成III族/V族(III-V族)化合物半导体膜。
技术介绍
由于III族/V族化合物半导体(通常称作III-V族化合物半导体)在电子和光电子器件上的前景应用,已经对III族/V族化合物半导体诸如氮化镓(GaN)及其相关合金进行了深入研究。多种III-V族化合物半导体的较大带隙和较高的电子饱和速率也使其作为高温和高速功率电子器件中的应用的候选材料。利用III-V族化合物半导体的潜在电子器件的特定实例包括高电子迁移率晶体管(HEMT)和其他异质结双极晶体管。利用III-V族化合物半导体的潜在光电器件的特定实例包括蓝色发光二极管和激光二极管、以及紫外线(UV)光检测器。在这些器件中使用III-V族化合物半导体GaN的外延生长膜。不幸地,必须在除了GaN之外的衬底上生长GaN外延膜,因为在通常用于生长块状晶体的温度下由于氮的高平衡压力所导致的很难获得GaN块状晶体。由于缺乏GaN衬底的可行块状生长方法,所以通常在诸如硅、SiC、以及蓝宝石(Al2O3)的不同衬底上方外延沉积GaN。与其他生长衬底和随后的加工能力相比较,为了获得更低成本,研究集中在使用硅作为生长衬底。然而,GaN膜在硅衬底上方的生长很困难,因为硅具有不同于GaN的晶格常数和热膨胀系数。如果可以克服在硅衬底上方生长GaN膜的困难,则对于GaN生长,硅衬底由于它们的低成本、大直径、高晶体和表面质量、可控导电性、以及高导热性而具有吸引力。硅衬底的使用还使得基于GaN的光电器件与基于硅的电子器件容易集成。在硅衬底上方生长GaN膜所产生的大应力可能导致衬底弯曲或破裂。这种弯曲可能导致若干不利影响。首先,可能在晶体GaN膜中生成或传播大量缺陷(位错)。其次,生成的GaN膜的厚度不均匀;导致最终器件中的不期望电性能改变。另外,承受大应力的GaN膜可能容易破裂。因此,需要形成III-V族化合物半导体膜同时克服上述缺陷的新方法。
技术实现思路
为了解决现有技术中存在的问题,根据本专利技术的一个方面,提供了一种半导体结构,包括:硅衬底;第一III-V族化合物半导体块层,位于所述硅衬底上方;中间层,位于所述第一III-V族化合物半导体块层上方;以及第二III-V族化合物半导体块层,位于所述中间层上方。在上述半导体结构中,进一步包括:梯度III-V族超晶格层。在上述半导体结构中,进一步包括:AlN成核层。在上述半导体结构中,其中,所述中间层由AlN制成。在上述半导体结构中,其中,所述第一III-V族化合物半导体块层为GaN。在上述半导体结构中,进一步包括:梯度III-V族超晶格层,其中,所述梯度III-V族超晶格层的厚度在500nm和1000nm之间。在上述半导体结构中,进一步包括:AlN成核层,其中,所述AlN成核层的厚度在150nm和300nm之间。在上述半导体结构中,其中,第二中间层位于第二III-V族化合物半导体块层的上方。在上述半导体结构中,其中,第三III-V族化合物半导体块层位于所述第二中间层上方。在上述半导体结构中,其中,两个以上的III-V族化合物半导体层块位于所述硅衬底上方。在上述半导体结构中,其中,两个以上的III-V族化合物半导体层块位于所述硅衬底上方,其中,通过中间层隔离每个III-V族化合物半导体块层。在上述半导体结构中,其中,所述块层为大约0.5微米至大约5微米。根据本专利技术的另一方面,还提供了一种形成半导体结构的方法,包括:提供硅衬底;在所述硅衬底上方外延生长第一块状III-V族化合物半导体层;在所述第一块状III-V族化合物半导体层上方外延生长中间层;以及在所述中间层上方外延生长第二块状III-V族化合物半导体层。在上述方法中,进一步包括:外延生长具有降低的铝浓度和增加的镓浓度的梯度III-V族层。在上述方法中,其中,使用大约10至大约300托的工艺压力外延生长所述中间层。在上述方法中,进一步包括:外延生长具有降低的铝浓度和增加的镓浓度的梯度III-V族层,其中,所述梯度III-V族层的厚度为大约0.5微米至大约3微米。在上述方法中,其中,在所述硅衬底上外延生长两个以上的III-V族化合物半导体层。在上述方法中,进一步包括:外延生长具有降低的铝浓度和增加的镓浓度的梯度III-V族层,其中,通过中间层隔离每个III-V族化合物半导体层。在上述方法中,其中,所述半导体结构为发光二极管。在上述方法中,其中,所述半导体结构为高电子迁移率晶体管。附图说明为了更好地理解本专利技术及其优点,现在将结合附图所进行的以下描述作为参考,其中:图1和图2示出了专利技术人已知的用于形成III族-V族半导体膜的工艺;图3为示出根据本专利技术的各个实施例的操作的工艺流程图。图4(a)至图4(e)为根据本专利技术的制造各个实施例的阶段的横截面图;以及图5(a)和图5(b)为根据本专利技术的各个实施例的示例半导体结构。具体实施方式下面,详细讨论本专利技术实施例的制造和使用。然而,应该理解,本专利技术提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出制造和使用本专利技术的具体方式,而不用于限制本公开的范围。提供了用于形成III族与V族(下文中,称作III-V族)半导体膜的新方法和生成的结构。在通篇描述中,术语“III-V族化合物半导体”指的是包括至少一种III族元素和至少一种V族元素的化合物半导体材料。术语“III-N化合物半导体”指的是III-V族化合物半导体,其中,V族元素为氮。示出了本专利技术的示例性实施例的所需要的制造阶段。本领域技术人员应该意识到,为了制造完整器件,在所述阶段之前或之后,可能需要替换其他制造步骤。在本专利技术的整个附图和所描述的实施例中,将相同的参考标号用于指定相同的元件。如上所述,生长厚GaN膜,多达几微米(例如,5微米)具有很多挑战,包括不匹配的CTE(在III-N材料和硅之间的热膨胀系数)和不匹配的晶格常数。一种先前的解决方法是使用若干层稍微不同的材料,以降低在硅晶圆和III-V族化合物半导体层之间的界面处的应力。在硅晶圆的顶部生长较薄的成核层。例如,可以在硅晶圆上方生长厚度为约150-300nm的氮化铝(AlN)层。可以在成核层上生长梯度层。在一些情况下,梯度层可以具有降低铝含量并且增加镓含量的浓度梯度。梯度层的厚度可以为大约500至1000nm,其中,最顶部梯度主要为氮化镓。在梯度层上沉积块状氮化镓层。可以通过与下层较小的界面应力沉积块状氮化镓层;然而,可以仅将块状氮化镓层沉积为多达大约3微米。较厚的块状层仍导致破裂和额外缺陷。另一种先前方法是横向外延过生长(ELOG)技术。图1和图2示出了专利技术人已知的ELOG工艺。参考图1,提供了衬底10。下层12形成在衬底10上,该下层12包括诸如GaN的氮化物半导体(即,V族元素为氮的III-V族化合物半导体)。然后,将电介质掩模14形成在下层12上。接下来,外延生长III-V族化合物半导体层16,其中,该生长包括垂直生长分量和横向过生长分量,从而最终生成连续的III-V族化合物层16。图2示出了ELOG技术的扩展,形成额外的掩模层18,然后生长另一III-V族化合物层19。同样,生长包括垂本文档来自技高网
...
硅衬底上氮化镓生长方法

【技术保护点】
一种半导体结构,包括:硅衬底;第一III?V族化合物半导体块层,位于所述硅衬底上方;中间层,位于所述第一III?V族化合物半导体块层上方;以及第二III?V族化合物半导体块层,位于所述中间层上方。

【技术特征摘要】
2011.12.01 US 13/308,9971.一种半导体结构,包括:硅衬底;图案化层,形成在所述硅衬底上方,其中,所述图案化层为导电材料;成核层,具有平坦上表面,其中,所述图案化层封装在所述成核层中;第一Ⅲ-Ⅴ族化合物半导体块层,位于所述硅衬底上方;中间层,位于所述第一Ⅲ-Ⅴ族化合物半导体块层上方;以及第二Ⅲ-Ⅴ族化合物半导体块层,位于所述中间层上方,其中,所述中间层隔离所述第一Ⅲ-Ⅴ族化合物半导体块层和所述第二Ⅲ-Ⅴ族化合物半导体块层,并且所述中间层具有范围在30nm至200nm的厚度。2.根据权利要求1所述的半导体结构,进一步包括:梯度Ⅲ-Ⅴ族超晶格层。3.根据权利要求1所述的半导体结构,进一步包括:AlN成核层。4.根据权利要求1所述的半导体结构,其中,所述中间层由AlN制成。5.根据权利要求1所述的半导体结构,其中,所述第一Ⅲ-Ⅴ族化合物半导体块层为GaN。6.根据权利要求2所述的半导体结构,其中,所述梯度Ⅲ-Ⅴ族超晶格层的厚度在500nm和1000nm之间。7.根据权利要求3所述的半导体结构,其中,所述AlN成核层的厚度在150nm和300nm之间。8.根据权利要求1所述的半导体结构,其中,第二中间层位于第二Ⅲ-Ⅴ族化合物半导体块层的上方。9.根据权利要求8所述的半导体结构,其中,第三Ⅲ-Ⅴ族化合物半导体块层位于所述第二中间层上方。10.根据权利要求1所述的半导体结构,其中,两个以上的...

【专利技术属性】
技术研发人员:陈祈铭刘柏均林宏达喻中一蔡嘉雄黃和涌
申请(专利权)人:台湾积体电路制造股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1