一种氮化物功率器件及其制造方法技术

本发明专利技术提供了一种氮化物功率器件及其制造方法。该氮化物功率器件在现有器件结构的基础上，在硅衬底上制作出p型硅层和n型硅层交替排列的半导体掺杂多层结构，当有外加电压加载到氮化物功率器件上时，每层半导体掺杂结构都会形成一个空间电荷耗尽区，通过一个或多个空间电荷耗尽区的叠加，使得整个器件的击穿电压大大提高，从而降低了器件被电压击穿的风险。同时本发明专利技术也提出了上述氮化物功率器件的制作方法。

【技术实现步骤摘要】

本专利技术属于微电子
，涉及ー种氮化物功率器件，以及该氮化物功率器件的制造方法，尤其是通过在Si衬底中引入可以形成较厚空间电荷耗尽区的半导体掺杂多层结构，可以承受较大的外加电压，从而提高器件击穿电压。
技术介绍
第三代半导体材料氮化镓(GaN)由于具有禁带宽度大、电子饱和漂移速度高、击穿场强高、导热性能好等特点，已经成为目前的研究热点。在电子器件方面，氮化镓材料比硅和神化镓更适合于制造高温、高频、高压和大功率器件，因此氮化镓基电子器件具有很好的应用前景。以往氮化镓功率器件都是在蓝宝石或碳化硅衬底上制成的，由于氮化镓异质结导电沟道的特殊性及エ艺难度所限，氮化镓功率器件基本都是平面结构，因为衬底很厚且击穿电场较高，所以器件一般是横向击穿，通过ー些平面优化技术，如场板结构、増加栅极与漏极距离等可以提高器件的击穿电压。但是蓝宝石和碳化硅衬底材料比较贵且难以实现大尺寸的衬底材料和外延层，所以氮化镓功率器件成本很高，难以市场化。目前在大尺寸硅衬底上生长氮化镓功率器件的技术日趋成熟，并且成本较低，是推动氮化镓功率器件市场化的主流方向，以三极管结构的氮化镓功率器件为例，其结构如图1A所示，包括硅衬底1、氮化物成核层2、氮化物缓冲层3、氮化物沟道层4、氮化物势垒层5、介质钝化层9,以及包括源极6、漏极7和栅极8的三个电极。由于娃材料本身的导电性和低的临界电场，硅基氮化镓功率器件都存在ー个饱和击穿电压，该饱和击穿电压由硅衬底上生长的氮化物外延层厚度来決定。此外，为了避免器件中静电的积累而导致ESD(静电放电)和为了在电路中实现电压匹配，衬底接地是必不可免的选择，这导致硅基氮化镓功率器件衬底接地时的击穿电压Vbrl比浮地击穿电压Vbr2减小了一半，如图1B所示，即使采用高阻区熔硅，其电阻率通常也不超过IO4Ohm.cm，远小于氮化物电阻率OlO9Ohm.cm)，无法起到分压的作用。所以提高硅衬底上氮化物功率器件的击穿电压是目前急需解决的问题。通过增加外延层厚度的方法可以提高硅衬底氮化物高压器件的击穿电压，尽管目前在硅材料上生长氮化物外延层的技术正日趋成熟，但是因为硅材料和氮化物之间存在巨大的晶格失配和热失配，生长的氮化物外延层厚度受到极大的限制，一般来说大约在2um至4um左右，生长过厚的氮化物外延层不仅会需要更长的时间，提高成本、降低产能，而且外延层的质量会变差，容易翘曲或龟裂，增加工艺难度，降低成品率等等。衬底接地后，器件的击穿电压也为纵向击穿所影响。此纵向击穿电压由外延层的可耐受电压和硅衬底的可耐受电压決定。所以，总的纵向击穿电压可通过改善硅衬底的耐压性来提高。硅衬底的厚度一般是固定的，过厚会増加成本，并且影响硅上氮化物外延层的质量，也会增加工艺难度，所以通过增加衬底厚度来提高硅衬底耐压性并不可行。在硅半导体器件中，用硅材料制作的PN ニ极管可以承受很高的反向外加电压。一般是在硅衬底中通过掺杂形成N型掺杂区域和P型掺杂区域，两个掺杂区域内部会形成一个PN结，形成空间电荷耗尽区，空间电荷区内部导电的电子和空穴非常少，近似于零，类似于ー个高阻区，击穿电场比较高，可以承受一定的外加电压。空间电荷区可耐受的电压与其宽度有关，空间电荷区越宽，所能耐受的电压越大，即PNニ极管的击穿电压就越大。空间电荷区的宽度受掺杂浓度和外加电压的影响，一般随着外加电压的増加空间电荷区的宽度逐渐变大，掺杂浓度较高时空间电荷区较窄，相比同样电压下掺杂浓度较低时空间电荷区宽度较宽，可以承受更高的外加电压。当N型掺杂区域和P型掺杂区域内部的电子和空穴被完全耗尽时，空间电荷区的宽度便不会再扩展，继续増加外加电压空间电荷区就会击穿。因为硅掺杂エ艺成熟稳定，可以形成不同结构、不同浓度的掺杂分布，所以产生了能够耐受不同电压的PN ニ极管。
技术实现思路
有鉴于此，可以通过外延掺杂或离子注入的方法在硅衬底内部引入厚度较薄的横向P型掺杂半导体层和N型掺杂半导体层，P型掺杂半导体层和N型掺杂半导体层内部会形成空间电荷区，空间电荷区内部的导电电子和空穴被完全耗尽，空间电荷区基本绝缘，近似于ー个高阻区，击穿电场比较高，可以承受一定的外加电压。空间电荷区所能耐受的电压与空间电荷区的宽度有关，空间电荷区越宽，可以耐受的电压越大。随着反向外加电压的増加，空间电荷区不断增宽，所能耐受的电压也不断増大，因为半导体掺杂层很薄，所以整个掺杂半导层内部的电子和空穴都会被完全被耗尽，整个掺杂半导区域都会成为ー个高阻区，可以承受较高的外加电压。如果有多层N型半导体层和P型半导体层，就会形成多层的空间电荷耗尽区，并且组成一个较厚的空间电荷耗尽区，可以耐受很高的外加电压，实际中可以根据器件所需耐受的电压来决定具体掺杂半导体层的结构。硅衬底中引入的P型掺杂半导体层和N型掺杂半导体层所形成的空间电荷区相当于在导电硅衬底中插入了ー层高电压耐受层，提高了硅衬底的耐压性，进而提高了整个器件的击穿电压，尤其是在硅衬底接地的情况下，大大提高了漏极与衬底电极之间的纵向击穿电压。本专利技术的目的在于提供一种通过在硅衬底中引入可以形成空间电荷耗尽区的半导体掺杂多层结构，该半导体掺杂多层结构由较薄的n型硅层和P型硅层反复交替组成，在一定外加电压下，姆ー层半导体掺杂层都产生空间电荷耗尽区，整个半导体掺杂多层结构形成一个厚的空间电荷耗尽区，可以承受较大外加电压，半导体掺杂多层结构越厚，所形成的空间电荷区越厚，可承受的压降越高。通过这种方法，可以实现耐高击穿电压的氮化物功率器件。另外，本专利技术的另一目的在于还提出了上述氮化物功率器件的制造方法。根据本专利技术的ー个方面，提供了 ー种氮化物功率器件，包括:娃衬底，该娃衬底包括可以形成空间电荷耗尽区的半导体掺杂多层结构；在上述硅衬底上的外延多层结构，该外延多层结构至少包括氮化物成核层、形成于所述氮化物成核层上的氮化物缓冲层和形成于所述氮化物缓冲层上的氮化物沟道层；以及形成于所述外延多层结构上的电极，其中所述氮化物功率器件为三极管结构时，所述电极包括源极和漏极，以及源极和漏极之间的栅扱；所述氮化物功率器件为ニ极管结构时，所述电极包括正极和负扱。优选的，在上述氮化物功率器件中，上述半导体掺杂多层结构可以是ー层n型半导体层和ー层p型半导体层组成的pn结构，含有一个空间耗尽区；或者是n型半导体层和P型半导体层反复交替组成的多层结构，含有多个Pn结，即多个空间耗尽区。优选，在上述氮化物功率器件中，上述半导体掺杂多层结构中的n型半导体层和p型半导体层厚度大于2nm，该半导体掺杂多层结构中的n型半导体层和p型半导体层分别为n_和P—型半导体；整个半导体掺杂多层结构的层数、厚度及掺杂浓度可根据所需要耐受的电压调节。优选，在上述氮化物功率器件中，上述半导体掺杂多层结构的制备方法为外延生长或尚子注入。优选，在上述氮化物功率器件中，上述半导体掺杂多层结构可在硅衬底顶层或者内部或者背面形成，或者是其任意组合。优选，在上述氮化物功率器件中，上述半导体掺杂多层结构中的半导体，可以是硅、锗、锗硅、碳化硅、II1-V族化合物中的任意一种或其任意组合。优选,在上述氮化物功率器件中，上述氮化物沟道层上,设有氮化物势垒层,在氮化物沟道层和氮化物势垒层的界面处形成ニ维电子气。优选，在上述氮化物功率器件中，还包括本文档来自技高网...

【技术保护点】
一种氮化物功率器件，包括：硅衬底，该硅衬底包括可以形成空间电荷耗尽区的半导体掺杂多层结构；在上述硅衬底上的外延多层结构，该外延多层结构至少包括氮化物成核层、形成于所述氮化物成核层上的氮化物缓冲层和形成于所述氮化物缓冲层上的氮化物沟道层；以及形成于所述外延多层结构上的电极，其中所述氮化物功率器件为三极管结构时，所述电极包括源极和漏极，以及源极和漏极之间的栅极；所述氮化物功率器件为二极管结构时，所述电极包括正极和负极。

【技术特征摘要】

【专利技术属性】
技术研发人员：程凯，
申请(专利权)人：苏州晶湛半导体有限公司，
类型：发明
国别省市：