本发明专利技术公开了一种可自校准内部晶振的芯片以及一种晶振校准测试系统，还公开了基于该系统晶振的校准方法，内部待校准晶振3输出的信号与外部参考精准信号在比较模块(4)中进行比较，比较结果输出到测试处理模块1中进行处理，测试处理模块(1)根据比较的结果产生晶振的校准值输出到校准寄存器(2)中保存，待校准晶振(3)根据校准寄存器(2)中的校准值校准输出时钟信号，实现芯片内部晶振的校准。
【技术实现步骤摘要】
本专利技术涉及芯片内部晶振的校准，尤其涉及一种可自校准内部晶振的芯片以及该芯片的校准方法。
技术介绍
大部分的芯片都集成内部晶振模块来提供工作所需的时钟信号，由于制作工艺的偏差，芯片内部晶振时钟频率的偏差比较大，在要求较高的应用中需要对内部晶振进行校准。请参考图1，图1是现有可校准芯片的校准结构图，目前对晶振的校准方法是，芯片通过IO 口接收中测机台发送的测试指令，控制模块控制晶振把时钟信号输出到中测机台，中测机台通过比较参考精准时钟信号与晶振信号进行对比，判断是否需要校准，如果需要校准，发送校准指令给测试控制模块，测试控制器按指令修改晶振输出时钟信号再送到中测机台进行比较判断。此种校准方法校准时间比较长，而且受限于IO 口输出的频率精度，对校准的结果影响比较大。在美国专利号为US7852099B1,申请人:Paul G.Clark, Redmond 的《Frequencytrimming for internal oscillator for test-time reduction〉〉专利文献中介绍了一种在芯片内部存储器中下载测试程序由处理器运行测试程序来对晶振进行测试校准，但是，此种校准方法涉及芯片的存储器，很多芯片存储器空间过小，无法下载测试程序。
技术实现思路
本专利技术要解决的主要技术问题是改变芯片晶振的校准方法，避免晶振的校准对芯片存储器的依赖，让存储器空间小的芯片同样可以快速的进行晶振的校准。为解决上述技术问题，本专利技术提供一种可自校准内部晶振的芯片，包括一测试处理模块、一比较模块、一校准寄存器以及待校准的晶振组成；其中，所述比较模块，用于比较所述待校准晶振信号与外部参考精准信号，把比较结果送所述测试处理模块处理；所述测试处理模块，用于接收测试指令，处理所述比较模块输出的数据，产生晶振的校准值输出到所述校准寄存器，并在校准结束后返回校准结果；所述校准寄存器，用于接收并保存所述测试处理模块输出的晶振校准值，并把校准值输入所述可校准的晶振；所述待校准的晶振，用于根据所述校准寄存器输出的晶振校准值校准晶振。进一步的，所述芯片的比较模块可以是一计数器，其中，所述待校准晶振的输出信号与所述外部精准信号其一作为所述计数器的时钟信号输入，另一信号作为计数器的计数输入，计数结果输出到所述的测试处理模块处理。还可以增加一分频器，用于根据系统需求对待校准晶振的输出信号或所述外部精准信号先进行分频再输入到计数器中。再进一步的，所述芯片的测试处理模块可以由一测试控制器和一校准处理模块组成；所述测试控制器，用于控制晶振校准的开始结束，并在校准结束后输出测试结果；所述校准处理模块，用于根据所述比较模块输出的数据进行处理，产生晶振的校准值输入校准寄存器。所述校准处理模块还可以包括一判断单元以及一校准子模块。本专利技术还提供了一种晶振校准的测试系统，包括上述的可自校准内部晶振的芯片和一外部中测机台。本专利技术还提供了一种基于上述晶振校准测试系统校准芯片内部晶振的方法，包括以下步骤:测试处理模块接收中测机台发送的测试命令，开始晶振的自校准测试；待校准晶振输出信号与外部参考精准信号输入到所述比较模块进行比较，所述比较模块把比较结果输出到所述测试处理模块；测试处理模块处理所述比较模块输出的比较结果，根据比较结果返回测试结果或者产生对应的校准值输出到所述寄存器中；待校准晶振根据校准值的大小改变信号的输出，把校准后的信号输出到所述比较模块再与外部参考精准信号进行比较；校准完成后，测试处理模块返回测试结果到中测机台。本专利技术的有益效果是:在芯片内部增加测试处理模块并通过比较模块，测试处理模块，校准寄存器几个模块的配合，对内部待校准晶振进行校准，不受限于IO 口的输出频率精度，也不涉及芯片的存储器，即使存储器空间很少，同样可以实现对内部晶振的快速自校准。附图说明图1为现有可校准芯片的校准结构图；图2为本专利技术实施例一中可校准芯片的结构图；图3为本专利技术实施例一中校准测试过程中测机台工作流程图；图4为本专利技术实施例一中校准测试过程可校准芯片工作流程图；图5为本专利技术实施例二中可校准芯片的结构图；图6为本专利技术实施例二中可校准芯片的另一种结构具体实施例方式下面通过具体实施方式结合附图对本专利技术作进一步详细说明。本专利技术的主要专利技术构思为:在芯片内部增加适当的硬件模块，通过硬件模块的相互配合实现在芯片内部对晶振的校准。本专利技术的做法是:在芯片内部增加测试处理模块，所述测试处理模块根据待校准晶振的信号与参考精准信号的比较结果输出晶振的校准值控制晶振改变信号输出，完成晶振的自校准。实施例一:请参考图2到图4，其中，图2为本专利技术实施例一中可校准芯片的结构图；图3为本专利技术实施例一中校准测试过程中测机台工作流程图；图4为本专利技术实施例一中校准测试过程可校准芯片工作流程图。所述芯片包括测试处理模块1、校准寄存器2、待校准晶振3、比较模块4 ;其中，测试处理模块I通过IO 口与外部中测机台连接，校准寄存器2与测试处理模块I连接，待校准晶振3与校准寄存器2连接，比较模块4分别与待校准晶振3、测试处理模块I以及外部中测机台连接。首先，所述芯片测试处理器I接收外部中测机台发送的测试指令，开始晶振的校准测试；然后，所述比较模块4同时接收所述待校准晶振3输出的信号与外部中测机台输出的参考精准信号并进行比较，把比较的结果输出到所述测试处理模块I中；接着，所述测试处理模块I对所述比较模块4的输出结果进行处理，如果所述待校准晶振3的输出信号与外部参考精准信号相同，所述测试处理模块I控制测试结束，并通过IO 口返回校准成功的测试结果到中测机台；如果所述待校准晶振3的输出信号与外部参考精准信号不相同，所述测试处理模块I根据比较的结果产生一对应的校准值输出到所述校准寄存器2中，所述校准寄存器2保存并把校准值输出到待校准晶振3中，所述待校准晶振3根据所述校准值校准信号的输出，校准后的输出信号重新送到所述比较模块4中与所述外部精准时钟信号进行比较，直到所述待测晶振3的输出信号与外部参考精准信号相同，测试处理模块I控制测试结束，并通过IO 口返回校准成功的结果到中测机台；或者待校准精准达到最大修改值输出信号仍与外部参考精准信号不相同，所述测试处理模块I控制测试结束，并通过IO 口返回校准失败的结果到中测机台。所述比较模块4还可以包括有一分频器，根据系统需要对外部参考精准信号或者所述待校准的晶振输出信号先经过分频再输入到比较模块进行比较；中测机台所提供的频率一般固定而且比较高，不能满足测试中低频晶振的需求，在所述外部参考精准信号输入所述比较模块前用以分频器进行分频，可以得到更多不同的频率满足需求，另外一些芯片的晶振频率很高，中测机台也无法提供高频信号时，需要增加分频器对所述待校准的晶振进行分频处理后再送比较模块与外部参考精准信号进行比较。进一步的，所述测试处理模块I可以由测试控制器11以及校准处理模块12组成；其中，所述测试控制器11通过IO 口与外部中测机台连接，用于接收外部中测机台的测试指令，控制校准测试的开始，并在测试结束时通过IO 口返回测试结果到中测机台；所述的校准处理模块12连接所述测试控制器11、比较模块4以及校准寄存器2，用于对比较模块4输出数据进行处理，产生校准值输出到校准寄存器2，在测试完本文档来自技高网...
【技术保护点】
一种可自校准内部晶振的芯片，其特征在于，包括测试处理模块、比较模块、校准寄存器以及待校准的晶振；所述比较模块，用于接收待校准晶振的输出信号与外部参考精准信号并进行比较，把比较结果输入到所述测试处理模块处理；所述测试处理模块，用于接收测试指令，处理所述比较模块输出的数据，产生校准值输出到所述校准寄存器，并在校准结束后输出校准结果；所述校准寄存器，用于接收并保存所述测试处理模块输出的校准值，把所述校准值输入到待校准的晶振；所述待校准的晶振，根据所述校准值自校准晶振。
【技术特征摘要】
【专利技术属性】
技术研发人员：石道林，
申请(专利权)人：国民技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。