本实用新型专利技术公开了一种电压检测电路，包括：输入端与信号输入端相连，用于根据信号输入端信号生成逻辑脉冲的脉冲发生器；输入端与脉冲发生器相连，用于将脉冲发生器发送的逻辑脉冲进行滤波的滤波器；输入端与滤波器相连，用于将经过滤波器滤波后的逻辑脉冲进行反相的第一反相器；与第一反相器相连，用于根据经过第一反相器反向后的逻辑脉冲导通或截止的第一MOS管；分别与信号输入端和第一MOS管的漏极相连，用于根据信号输入端信号导通或截止的第二MOS管；输入端分别与第一MOS管和第二MOS管相连，输出端与电压输出端相连，用于将逻辑脉冲状态保持并反向的锁存器。本实用新型专利技术能实现电路设计简单、降低电路功耗和减少集成芯片占用面积。（*该技术在2022年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及电压检测
，更具体地说，涉及一种电压检测电路。
技术介绍
目前，传统的电压检测电路主要由电阻分压电路、带隙基准电路和电压比较器组成。如图1所示，在电压检测过程中，通过电阻分压电路100为电压比较器104的正极端提供一个Vdiv的输入，带隙基准电路102为电压比较器104的负极端提供一个稳定的参考电压Vref。当VCC足够高使得Vdiv大于Vref时,通过电压比较器104送出的Vout会给下级电路产生激励，表示此时电压为高电压，反之则表示此时电压为低电压。由于传统的电压检测电路中的电阻分压电路100部分存在电流通路，因此会使得检测电路的功耗增大；并且，由于带隙基准电路102和电压比较器104的电路较为复杂，因此会增加电压检测电路的设计难度和增大芯片的面积。
技术实现思路
有鉴于此，本技术提供一种电压检测电路，以实现电路设计简单、降低电路功耗和减少集成芯片占用面积。为解决上述技术问题，本技术采用的技术方案为:一种电压检测电路，包括:输入端与信号输入端相连，用于根据所述信号输入端信号生成逻辑脉冲并将其发送的第一脉冲发生器(201);输入端与所述第一脉冲发生器(201)的输出端相连，用于将所述第一脉冲发生器(201)发送的逻辑脉冲进行滤波的第一滤波器(202)；输入端与所述第一滤波器(202)的输出端相连，用于将经过所述第一滤波器(202)滤波后的逻辑脉冲进行反相的第一反相器(203)；与所述第一反相器(203)输出端相连，用于根据经过所述第一反相器(203)反相后的逻辑脉冲导通或截止的第一 MOS管(204)；分别与所述信号输入端和第一 MOS管(204)的漏极相连，用于根据所述信号输入端信号控制导通或截止的第二 MOS管(205)；输入端分别与所述第一 MOS管(204)和第二 MOS管(205)的漏极相连,输出端与电压输出端相连，用于将所述逻辑脉冲状态保持并反向的第一锁存器(206)。优选地，所述第一 MOS管(204)为PMOS管。优选地，所述第二 MOS管(205)为NMOS管。优选地，所述第一脉冲发生器(201)包括:第二反相器(301)、第三反相器(302)、第四反相器(303)和第五反相器(304);其中:所述第二反相器(301)的输入端与信号输入端相连；所述第二反相器(301)、第三反相器(302)、第四反相器(303)和第五反相器(304)依次串联。优选地，所述第一滤波器(202)包括:与非门(307)和第六反相器(309);其中:所述与非门(307)的输入端分别与所述第二第反相器(301)的输出端和第五反相器(304)的输出端相连；所述第六反相器(309)的输入端与所述与非门(307)的输出端相连，输出端与所述第七反相器(311)的输入端相连。优选地，所述第一锁存器(206)包括:第八反相器(316)和第九反相器(317);其中:所述第八反相器(316)的输入端与所述第三MOS管(314)和第四MOS管(313)的漏极相连，输出端与电压输出端相连；所述第九反相器(317)的输入端与所述第八反相器(316)的输出端相连，输出端与所述第八反相器(316)的输入端相连。一种电压检测电路，包括:输入端与信号输入端相连，用于根据所述信号输入端信号生成逻辑脉冲并将其发送的第二脉冲发生器(401)；输入端与所述第二脉冲发生器(401)的输出端相连，用于将所述第二脉冲发生器(401)发送的逻辑脉冲进行滤波的第二滤波器(402)；输入端与信号输入端相连，用于将所述信号输入端信号反相的第十反相器(403)；与所述第十反相器(403)输出端相连，用于根据经过所述第十反相器(403)反相后的逻辑控制导通或截止的第五MOS管(405)；输入端与所述第二滤波器(402)的输出端相连，用于将经过所述第二滤波器(402)滤波后的逻辑脉冲进行反相的第十一反相器(404)；与所述第十一反相器(404)输出端相连，用于根据经过所述第十一反相器(404)反相后的逻辑脉冲控制导通或截止的第六MOS管(406)；输入端分别与所述第五MOS管(405)和第六MOS管(406)的漏极相连，输出端与电压输出端相连，用于将所述逻辑脉冲状态保持并反向的第二锁存器(407)。优选地，所述第五MOS管(405)为PMOS管。优选地，所述第六MOS管(406)为NMOS管。优选地，所述第二脉冲发生器(401)包括:第十二反相器(502)、第十三反相器(503)和第十四反相器(504);其中:所述第十二反相器(502)的输入端与信号输入端相连；所述第十二反相器(502)、第十三反相器(503)和第十四反相器(504)依次串联。优选地，所述第二滤波器(402)包括:或非门(507)和第十五反相器(509);其中:所述或非门(507)的输入端分别与所述第十四反相器(504)的输出端和信号输入端相连；所述第十五反相器(509)的输入端与所述或非门(507)的输出端相连，输出端与所述第十六反相器(511)的输入端相连。优选地，所述第二锁存器(407)包括:第十七反相器(516)和第十八反相器(517);其中:所述第十七反相器(516)的输入端与所述第七MOS管(514)和第八MOS管(513)的漏极相连，输出端与电压输出端相连；所述第十八反相器(517)的输入端与所述第十七反相器(516)的输出端相连，输出端与所述第十七反相器(516)的输入端相连。从上述的技术方案可以看出，本技术公开的一种电压检测电路，由于电路中不存在电流通路，因此，在电路工作或静止时功耗较低；且构成电压检测电路的元器件结构简单，降低了电压检测电路设计的难度和减小了集成电压检测电路芯片的面积。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为现有技术的电压检测电路的电路图；图2为本技术实施例公开的一种电压检测电路的电路图；图3为本技术另一实施例公开的一种电压检测电路的电路图；图4为本技术另一实施例公开的一种电压检测电路的电路图；图5为本技术另一实施例公开的一种电压检测电路的电路图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术的一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。本技术实施例公开了一种电压检测电路，以实现电路设计简单、降低电路功耗和减少集成芯片占用面积。如图2所示，实施例公开的一种电压检测电路，包括:输入端与信号输入端ENB相连，用于根据信号输入端ENB信号生成逻辑脉冲并将其发送的脉冲发生器201 ；输入端与脉冲发生器201的输出端相连，用于将脉冲发生器201发送的逻辑脉冲进行滤波的滤波器202 ；输入端与滤波器202的输出端相连，用于将经过滤波器202滤波后的逻辑脉冲进行反向的反相器203本文档来自技高网...
【技术保护点】
一种电压检测电路，其特征在于，包括： 输入端与信号输入端相连，用于根据所述信号输入端信号生成逻辑脉冲并将其发送的第一脉冲发生器（201）； 输入端与所述第一脉冲发生器（201）的输出端相连，用于将所述第一脉冲发生器（201）发送的逻辑脉冲进行滤波的第一滤波器（202）； 输入端与所述第一滤波器（202）的输出端相连，用于将经过所述第一滤波器（202）滤波后的逻辑脉冲进行反相的第一反相器（203）； 与所述第一反相器（203）输出端相连，用于根据经过所述第一反相器（203）反相后的逻辑脉冲控制导通或截止的第一MOS管（204）； 分别与所述信号输入端和第一MOS管（204）的漏极相连，用于根据所述信号输入端信号导通或截止的第二MOS管（205）； 输入端分别与所述第一MOS管（204）和第二MOS管（205）的漏极相连，输出端与电压输出端相连，用于将所述逻辑脉冲状态保持并反向的第一锁存器(206)。
【技术特征摘要】
【专利技术属性】
技术研发人员：王林，黄瑞锋，郑坚斌，
申请(专利权)人：苏州兆芯半导体科技有限公司，
类型：新型
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。