互连线结构及互连线结构的形成方法技术

一种互连线结构及互连线结构的形成方法，其中，互连线结构的形成方法包括：提供半导体衬底，半导体衬底中形成有半导体器件；在半导体衬底上形成层间介质层；在层间介质层上形成导电层；在形成导电层后，在导电层和层间介质层中形成沟槽，沟槽的深度小于导电层和层间介质层的厚度之和，沟槽的深宽比大于0.8；在形成沟槽后，沉积金属间介质层，金属间介质层覆盖导电层并填充沟槽，在沟槽内金属间介质层中形成空气隙。与现有技术相比，在本发明专利技术中，沟槽的高度包括导电层和部分层间介质层的高度，使得相邻互连线之间沟槽的深宽比增大，在沟槽内金属间介质层中形成的空气隙较大，减小甚至消除寄生电容，提高半导体器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及一种。
技术介绍
现有的形成金属互连线结构的方法，包括:参照图1，提供半导体衬底100，在所述衬底上形成有介质层101、位于介质层101上的金属层102。参照图2，在金属层102上形成图形化的光刻胶层(未示出)，并以该图形化的光刻胶层为掩模刻蚀金属层102，形成沟槽103，沟槽103两侧的金属层102也就形成了金属互连线。参照图3,沉积金属间介质层104,金属间介质层104填充沟槽103并覆盖金属层102。但是，当半导体工业将工艺技术演进至90nm以下，相邻的金属互连线之间的距离变得越来越小，其间产生的寄生电容越来越大，寄生电容不仅影响芯片的运行速度，也对芯片上的器件的可靠性有严重影响。为了减轻这种问题，半导体工艺以低介质材料取代例如氧化硅等高介电常数的层间介质层及金属间介质层，以降低相邻金属互连线之间的寄生电容。但当工艺技术进入32nm以下,该低介质材料所能起到的降低寄生电容的作用不再明显。而且，即使对90nm以上较大工艺节点的技术，现有的将相邻金属互连线之间的沟槽完全填充满金属层间介质层的方法，也无法满足将相邻金属互连线之间的寄生电容尽量降低到最小的技术要求，例如一些射频集成电路。更多关于金属互连线结构的形成方法请参考公开号为US2011/0018091A1的美国专利。
技术实现思路
本专利技术解决的问题是现有技术形成的相邻金属互连线之间的寄生电容较大。为解决上述问题，本专利技术提供了一种新的互连线结构的形成方法，包括:提供半导体衬底，所述半导体衬底中形成有半导体器件；在所述半导体衬底上形成层间介质层；在所述层间介质层上形成导电层；在形成导电层后，在导电层和层间介质层中形成沟槽，所述沟槽的深度小于所述导电层和所述层间介质层的厚度之和，其中，所述沟槽的深宽比大于0.8 ；在形成所述沟槽后，沉积金属间介质层，覆盖导电层并填充沟槽，在沟槽内金属间介质层中形成空气隙。可选的，所述层间介质层和金属间介质层的材料包括低K介质材料或超低K介质材料。可选的，所述层间介质层的材料为氧化硅。可选的，所述金属间介质层的形成方法包括等离子体增强化学气相沉积工艺。可选的，所述金属间介质层的材料为氧化硅。可选的，所述导电层的材料包括铝或钨。可选的，所述形成沟槽的方法包括使用光刻、刻蚀工艺。本专利技术还提供一种新的互连线结构，包括:半导体衬底，在所述半导体衬底中形成有半导体器件；位于半导体衬底上的层间介质层；位于层间介质层上的互连线；相邻互连线之间的沟槽，所述沟槽的深度小于所述互连线和所述层间介质层的厚度之和，其中，所述沟槽的深宽比大于0.8 ；金属间介质层，所述金属间介质层覆盖所述互连线并填充沟槽，在沟槽内金属间介质层中形成空气隙。可选的，所述层间介质层和金属间介质层的材料包括低K介质材料或超低K介质材料。可选的，所述层间介质层的材料为氧化硅。可选的，所述金属间介质层的材料为氧化硅。可选的，所述互连线的材料包括铝或钨。与现有技术相比，本专利技术具有以下优点:本专利技术的技术方案在导电层和层间介质层中形成沟槽，沟槽的深度小于所述互连线和所述层间介质层的厚度之和，即所述沟槽的深度包括导电层的厚度和部分层间介质层的厚度。这使沟槽的深度增加，并进一步使得相邻互连线之间沟槽的深宽比(沟槽的高度与宽度比)增大，则在沉积金属间介质层时，沟槽内的金属间介质层中更容易形成空气隙。更重要的是，最终形成的空气隙的体积增大。相邻互连线之间的较大体积空气隙，使得相邻互连线之间的金属间介质层的介电常数明显减小，也就使得相邻互连线之间的寄生电容显著减小，有效改善了半导体器件之间的RC延迟，而且还进一步减小了驱动互连线所要的功耗，提高了整个半导体器件的性能。尤其是在射频电路应用中，可以明显减少相邻互连线之间的耦合。附图说明图1 图3是现有技术的形成带有空气隙的互连线结构方法的剖面结构示意图；图4是现有技术的互连线结构的剖面结构示意图；图5是本专利技术具体实施例的带有空气隙的互连线结构形成方法的流程图；图6 图8是本专利技术具体实施例的带有空气隙的互连线结构形成方法的剖面结构示意图。具体实施例方式专利技术人对现有的金属互连线结构的形成方法进行研究发现，参照图4，随着相邻金属互连线之间的间距越来越小，在相邻金属互连线之间的金属间介质层104中形成有空气隙105。专利技术人进一步对空气隙的问题进行了研究，认识到空气隙105不会增加相邻金属互连线之间的寄生电容，反而会减小寄生电容。在相邻金属互连线之间形成空气隙(airgap)，可以作为降低金属互连之间寄生电容的有效方法。因此，如何在相邻金属互连线之间的金属间介质层中形成空气隙，甚至形成较大体积的空气隙，成为专利技术人的研究重点。专利技术人经过创造性劳动，得到一种新的带有空气隙的互连线结构的形成方法。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在详述本专利技术实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。参照图6，并结合参照图5，执行步骤S51，提供半导体衬底300，在半导体衬底300中形成有半导体器件(未不出)。在具体实施例中，所述半导体衬底300的材料可以为单晶硅(Si)、单晶锗(Ge)、或娃锗(GeSi)、碳化娃(SiC);也可以是绝缘体上娃(SOI),绝缘体上锗(GOI);或者还可以为其它的材料，例如砷化镓等II1- V族化合物。在本实施例中，所述半导体衬底300上形成有半导体器件，例如=NMOS晶体管、PMOS晶体管、二极管、电容、电感等。参照图6，并结合参照图5，执行步骤S52，在半导体衬底300上形成层间介质层301。在具体实施例中，所述层间介质层301用于隔离后续导电层与半导体器件。在具体实施例中，层间介质层301可以为单层结构或叠层结构。所述层间介质层301的材料可以包括公知的氧化硅层、或者其他如低K介质材料或超低K介质材料，例如:碳掺杂介质材料、碳掺杂有机娃玻璃、碳掺杂二氧化娃、氟娃玻璃、碳氧化娃中的一种或多种。层间介质层301可以通过化学气相沉积(Chemical Vapor Deposition, CVD)或热氧化生长工艺形成。参照图6，结合参照图5，执行步骤S53，在层间介质层301上形成导电层302，所述导电层302用于形成互连线。在具体实施例中，所述导电层302包括金属层，则导电层302为金属层。当导电层302为金属层时，所述金属层的材料为铝或钨。在本实施例中，所述金属层的材料为铝。铝具有低电阻率、优良抗电迁移能力，作为半导体内的金属互连线可有效降低金属互连线电阻。更重要的是，铝可以更容易被刻蚀，而在后续工艺中的相邻金属层之间形成沟槽。在具体实施例中，形成所述金属层的方法包括溅射工艺，但不限于溅射工艺，也可以为本领域技术人员公知的其他工艺。参照图7，并结合参照图5，执行步骤S5，在形成导电层302后，在导电层302和层间介质层301中形成沟槽304，所述沟槽304的深度小于所述导电层302和所述层间介质层301的厚度之和，即沟槽304的深度包括导电层302的厚度和部分层间介质层厚度，也就是说，层间介质层没有被完全刻蚀本文档来自技高网...

【技术保护点】
一种互连线结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底中形成有半导体器件；在所述半导体衬底上形成层间介质层；在所述层间介质层上形成导电层；在形成所述导电层后，在导电层和层间介质层中形成沟槽，所述沟槽的深度小于所述导电层和所述层间介质层的厚度之和，其中，所述沟槽的深宽比大于0.8；在形成所述沟槽后，沉积金属间介质层，所述金属间介质层覆盖导电层并填充沟槽，在沟槽内金属间介质层中形成空气隙。

【技术特征摘要】
1.一种互连线结构的形成方法，其特征在于，包括: 提供半导体衬底，所述半导体衬底中形成有半导体器件； 在所述半导体衬底上形成层间介质层； 在所述层间介质层上形成导电层； 在形成所述导电层后，在导电层和层间介质层中形成沟槽，所述沟槽的深度小于所述导电层和所述层间介质层的厚度之和，其中，所述沟槽的深宽比大于0.8 ； 在形成所述沟槽后，沉积金属间介质层，所述金属间介质层覆盖导电层并填充沟槽，在沟槽内金属间介质层中形成空气隙。2.如权利要求1所述的形成方法，其特征在于，所述层间介质层和金属间介质层的材料包括低K介质材料或超低K介质材料。3.如权利要求1所述的形成方法，其特征在于，所述层间介质层的材料为氧化硅。4.如权利要求1所述的形成方法，其特征在于，所述金属间介质层的形成方法包括等离子体增强化学气相沉积工艺。5.如权利要求1所述的形成方法，其特征在于，所述金属间介质层的材料为氧化硅。6.如权利要求1所述...

【专利技术属性】
技术研发人员：李乐，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：