本发明专利技术涉及图像编译码领域。为提供一种具有较高的编码效率，可以满足高速编码的应用需要的编码器，本发明专利技术采取的技术方案是，基于提升的高效DWT编码器，结构为：列编码单元，用于2-D?DWT中的列滤波部分；行编码单元，用于2-D?DWT中的行滤波部分；转置缓存单元，用于缓存行列滤波器间的数据，并调整数据流结构；数据进入列编码单元进行列变换，数据进入行编码单元开始行变换，行滤波输出的数据经过增益计算后形成LL、LH、HL、HH?4个子带信号，将4个子代分量进行重排后即可完成一级2-D?DWT的分解过程。本发明专利技术主要应用于图像图像编译码。
【技术实现步骤摘要】
本专利技术涉及图像编译码领域，具体讲，涉及基于提升的高效DWT编码方法及编码器。
技术介绍
Discrete wavelet transform(DWT)是一种有效的多分辨率分析工具，具有良好的时频局部特性，可以将信号分解成具有时域特性的不同子代。其编码效率和图像复原质量均高于传统的离散余弦变换(DCT)，从而在信号处理和图像压缩领域得到广泛的应用，如MPEG-4, JPEG2000 等。传统小波变换由卷积算法实现，计算复杂，存储空间要求高，不利于VLSI实现，参 JAL K. K. Parhi and T. Nishitani, “VLSI architecture for discrete wavelettransforms, ^IEEE Trans. VeryLarge Scale Integra. (VLSI) Syst. , vol.1。为角军决该问题，Daubechies等提出了第二代小波变换的关键技术-提升算法,参见1. Daubechies and WSweldens,“Factoring wavelet transforminto lifting steps,，，J. Fourier Anal. Appl.,vol. 4，no. 3，pp. 245-267，Mar. 1998.该算法有效地将计算量缩减到卷积算法的一半，提高了小波变换的速度和实用性，使有效的硬件实现成为可能。目前基于提升算法的DWT编码器存在诸多的硬件实现方式，各种实现架构均在一定程度上推动了技术的进步，`但仍存在诸多因素限制着硬件实现的效率。典型的几种硬件实现方式及实现中存在的问题如下。`实现方法1:采用直接的方式对提升算法进行实现，按照算法要求，先逐行完成行变换，再逐列进行列变换。参见 J. M. Jou，Y. H. Shiau，and C. C. Liu，“Efficient VLSIarchitectures forthe biorthogonal wavelet transform by fIter bank and liftingscheme，” in Proc.1EEE ISCAS，May2001。问题1:由于该架构需要完成全部的行变换才能进行列变换的计算，因此需要缓存全部的行变换结果，而对于大数据量的处理，如高清图像，该中间结果的数量极为庞大，需要额外的外部sram进行存储。同时，列变换的开始需要等待行变换的结束，这延长了整体的计算时间，且在每级变换中由于并没有对架构进行优化，因此具有较长的关键路径延时，进一步影响了编码器处理速度。实现方法2 :基于行的DWT架构，该结构采用行变换和列变换并行执行的实现方法，不但提升了处理速度，而且能够采用行列间转置缓存替代片外sram。参见C. Chrysafitsand A. Ortega,“Line-based,reduced memory,wavelet image compression.，，IEEE Trans.SignalProcess.，vol. 9, no. 3,pp.378-389, Mar. 2000。问题2 :虽然实现了行列变换的并行处理，但处理方式仍然为单输入的串行处理且行列间的转置缓存仍然较大。同时在各滤波器中，关键路径延时仍然较长。实现方法3 =Xiong等人提出了 FA和HA两种实现方式通过并行的行列滤波电路来缩短输出延时和计算时间，并且无需在架构中设置行列间转置缓存。参见C. Xiong，J.Tian, andj. Liu,，，Efficient Achitectures for Two-Dimensional Discrete WaveletTransform U sing LiftingScheme,，，IEEE Trans.1mage Process. , vol. 16, no. 3,pp.607-614, Mar. 2007。问题3 :虽然该架构复用了预测和更新电路，将关键路径变成Tm+2Ta，其中Tm和Ta分别为一个乘法器和加法器的关键路径延时。但该架构仍然没有切断乘法和多加法的延时累加，关键路径仍然较长。同时，虽然该架构采用了并行的滤波器设计，将转置缓存缩减至4个寄存器的大小，且计算时间减半。但由于需对输入数据进行缓存，当处理N*N大小的图像数据时总的内部缓存仍为5. 5N，硬件复杂度仍然较高。实现方法4 Flipping结构作为近年间一种重要的DWT架构，最早由huang提出。该设计对提升公式进行等价变形，放弃了以往将乘法器设置在输入节点和计算节点间的做法，通过改变乘法器的位置有效降低了关键路径延时。且该架构可以通过加入流水寄存器的方式，进行流水分级处理，5级流水线即可以将关键路径延时降至I个Tm的大小。参见 C.-T. Huang, P.-C. Tseng, and L.-G. Chen,，，Flipping structure An efficientVLSI architecture fori ifting-based discrete wavelet transform,，，IEEE Trans.SignalProcess.，vol. 52，no. 4，pp.1080-1089，Apr. 2004. 问题4 :作为一种改进的基于行DWT架构，Fliping结构在进行流水设计时也同样会增加巨大的中间缓存。Huang认为1-D DffT电路中流水寄存器的数目对应着2_D DWT架构中中间缓存的大小，因此应当限制1-D DWT电路中的流水寄存器数量，但也无疑影响了关键路径的缩短。其中，1-D和2-D为小波变换的维度，我们规定，单纯进行一次行滤波或列滤波为1-D小波变换，即进行行滤波又进行列滤波为2-D小波变换。
技术实现思路
本专利技术旨在克服现有技术的不足，提供一种具有较高的编码效率，可以满足高速编码的应用需要的编码器，为达到上述目的，本专利技术采取的技术方案是，基于提升的高效DWT编码方法，步骤为公式⑴ (6)为9/7DWT的提升步骤公式，总体由两部分构成，分别为4步提升及2步缩放公式⑴ ⑷为4步提升过程，依次对应I次提升，I次预测，2次提升，2次预测；公式(5) ￠)为2步缩放过程，分别为高频缩放及低频缩放； I1—X v(2n +1) = —X x(2n +1) + x(2n) + x(2n + 2) (I) a ~a-^-X j(2n) = -^-X x(2n) + y{2n -1) + y(2n +1)(2)—xH(2n +1) = —xy(2n + 1) + y(2n) + y{2n + 2) (3) 7T-XL(2n) = -Xy(2n) + H(2n-l) + H(2n +1) (4) SSH° (2n+l) = eXH(2n+l) (5)L。(2n) = f XL(2n)(6)其中，n为大于等于0的整数，x(n)为输入的原始图像值，y(n)为算法中的一级运算结果，H0 (2n+l)和L° (2n)为最终分解生成的高频分量和低频分量；对应系数的取值如下a =-1.586134342、^ =-0.052980118、y = 0.882911075、8 = 0. 443506852、K=1.230本文档来自技高网...
【技术保护点】
一种基于提升的高效DWT编码方法，其特征是，步骤为：公式(1)～(6)为9/7DWT的提升步骤公式，总体由两部分构成，分别为4步提升及2步缩放：公式(1)～(4)为4步提升过程，依次对应1次提升，1次预测，2次提升，2次预测；公式(5)～(6)为2步缩放过程，分别为高频缩放及低频缩放；1α×y(2n+1)=1α×x(2n+1)+x(2n)+x(2n+2)---(1)1β×y(2n)=1β×x(2n)+y(2n-1)+y(2n+1)---(2)1γ×H(2n+1)=1γ×y(2n+1)+y(2n)+y(2n+2)---(3)1δ×L(2n)=1δ×y(2n)+H(2n-1)+H(2n+1)---(4)H°(2n+1)＝e×H(2n+1)????(5)L°(2n)＝f×L(2n)????????(6)其中，n为大于等于0的整数，x(n)为输入的原始图像值，y(n)为算法中的一级运算结果，H°(2n+1)和L°(2n)为最终分解生成的高频分量和低频分量；对应系数的取值如下：α＝?1.586134342、β＝?0.052980118、γ＝0.882911075、δ＝0.443506852、K＝1.230174105.将公式(1)代入公式(2)并通过等价变型对公式中的各项进行从新组合：1αβ×y(2n)=1αβ×x(2n)+1α×y(2n-1)+1α×y(2n+1)=1αβ×x(2n)+1α×x(2n+1)+x(2n)+x(2n+2)+1α×x(2n-1)+x(2n-2)+x(2n)---(7)=(1αβ+1)×x(2n)+1α×x(2n+1)+x(2n)+x(2n+2)+1α×x(2n-1)+x(2n-2)=[(1αβ+1)×x(2n)+1α×x(2n-1)+x(2n-2)]+[1α×x(2n+1)+x(2n)+x(2n+2)]同理，得到：1αβδγ×L(2n)=1αβ{[(1δγ+1)×y(2n)+1γ×y(2n-1)+y(2n-2)]+[1γ×y(2n+1)+y(2n)+y(2n+2)]}---(8)设置4个中间变量D1k(n)，D2k(n)，D3k(n)，D4k(n)如公式(9)～(12)所示，其中k相对于行变换来说为当前计算所在的行数，对于列变换为当前的扫描数，列变换中规定并行完成相邻两行的扫描为一次扫描：D1k(n)=1α×x(2n+1)+x(2n)---(9)D2k(n)=(1αβ+1)×x(2n)+1α×x(2n-1)+x(2n-2)---(10)D3k(n)=1γ×y(2n+1)+y(2n)---(11)D4k(n)=(1δγ+1)×y(2n)+1γ×y(2n-1)+y(2n-2)---(12)将变量D1k(n)，D2k(n)，D3k(n)，D4k(n)代入公式(1)，(7)，(3)，(8)得到改进算法：1α×y(2n+1)=D1k(n)+x(2n+2)---(13)1αβ×y(2n)=D2k(n)+D1k(n)+x(2n+2)---(14)1γ×H(2n+1)=D3k(n)+y(2n+2)---(15)1αβδγ×L(2n)=D4k(n)+D3k(n)+y(2n+2)---(16)....
【技术特征摘要】
1.一种基于提升的高效DWT编码方法，其特征是，步骤为公式(I) ￠)为9/7DWT的提升步骤公式，总体由两部分构成，分别为4步提升及2步缩放公式(I) (4)为4步提升过程，依次对应I次提升，I次预测，2次提升，2次预测；公式(5) (6)为2步缩放过程，分别为高频缩放及低频缩放；2.一种基于提升的高效DWT编码器，其特征是，结构为基于提升的高效DWT编码器，结构为 列编码单元，用于2-D DffT中的列滤波部分； 行编码单元，用于2-D DffT中的行滤波部分； 转置缓存单元，用于缓存行列滤波器间的数据，并调整数据流结构； 数据进入列编码单元进行列变换，编码单元为双输入双输出，每一时钟周期读入两个数据进行处理；当列编码完成一定行数后，将所得结果输出至转置缓存单元；数据流经过转置，满足了行编码的要求，此时数据进入行编码单元开始行变换，行滤波输出的数据经过增益计算后形成LL、LH、HL、HH 4个子带信号，将4个子代分量进行重排后即可完成一级2_DDffT的分解过程。3.如权利要求2所述的一种基于提升的高效DWT编码器，其特征是，列编码单元由寄存器、乘法器、加法器和4个大小为N的双端口 ram构成,4个大小为N的双端口 ram为sraml、sram2> sram3、sram4,用来存储计算时产生的中间变量，N为N*N图像数据的尺寸整个列编码单元由5级流水线组成，每级流水线由一个寄存器及用以完成相应运算的加法器或乘法器组成，列编码单元工作后，数据按照行的方向进入列滤波器，每一时钟周期读入两个数据分别为奇数项x(2n+l)和偶数项x(2n)，之后在第I级流水线中对读入的数据进行乘法运算，所得结果在下一周期参与第2级流水线的中间变量DlkOi)和D2k(n)的计算，并将新得到的中间变量DlkOi)、D2k(n)存入sraml和sram2,同时，从sraml和sram2中读出所需的中间变量DlH(Ii)和D2H(n)用于...
【专利技术属性】
技术研发人员：张为，姜喆，刘艳艳，高志宇，
申请(专利权)人：天津大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。