一种分数分频锁相环制造技术

本发明专利技术涉及一种分数分频锁相环来实现任意频率发生器。在大规模集成电路中，集成了越来越多的IP和数字电路，需要各种不同的精确时钟来实现所需要的功能。那么采用一个外部晶振，内部采用分数倍频实现多个时钟是很有必要的。这里采用分数分频锁相环技术，实现了任意频率发生器。

【技术实现步骤摘要】

本专利技术专利涉及时钟频率发生器，具体涉及一种分数分频锁相环来实现任意频率发生器。
技术介绍
在大规模集成电路中，集成了越来越多的IP和数字电路，需要各种不同的精确时钟来实现所需要的功能。比如大规模集成电路如果需要USB模块，那么需要12M的精确时钟，如果需要音频解码，那么还需要12. 288MHZ的精确时钟。传统的振荡器包括RC振荡器，环路振荡器等虽然能振荡在需要的频率，但频率随着工艺的偏差有很大的漂移，并不能满足精确时钟的要求。那么采用任意分数分频对晶振时钟进行倍频，可以得到所需要的时钟频率。由于大部分消费类或专用集成电路需要200MHZ以下的频率范围，这里采用双模分频来实现分数分频，Sigma-delta量化器输出2bit来控制分数值。量化器输出的是整数分频，但分频比是变化的，而环路滤波器求平均后即为分数值。此结构简单可靠，并完全满足了任意频率发生器的精度要求。
技术实现思路
鉴于以上内容，设计了 一个分数分频锁相环。这里采用典型的四阶锁相环，采用三阶无源电阻电容滤波器，高阶滤波器能滤除掉输入信号端和电荷泵的杂散相位噪声，保证较好的性能。锁相环包括鉴频鉴相器，电流形式的电荷泵，环路滤波器和双模分频器。这里分数分频的实现形式是采用三阶sigma-delta转换器，将20bit的分数值转换为2bit的pwm波形，也就是脉宽调制波形。DSM调制器的输出再加上一个外部固定分频值后控制双模分频器，这样就实现了任意频率的分频。以往的分数分频DSM输出多bit位虽然精度较高，但并不需要那么多，而单bit结构虽然简单，但由于DSM输入范围有限，输出会有死区，导致某些分频比不能完全覆盖。所以此结构简单可行。附图说明图1为本任意频率发生器的具体实施方式电路。图2 DSM结构图 图3 DSM输出信号示意图具体实施例方式 图1为分数分频锁相环结构图。晶振时钟作为参考时钟输入给鉴频鉴相器，锁相环包括鉴频鉴相器，电流形式的电荷泵，环路滤波器和三模分频器，其中鉴频鉴相器，电荷泵和滤波器都采用了经典的架构。这里的创新之处在于三模分频器和DSM结构的配合。采用吞脉冲计数器作为分频器，实现N-l，N, N+1的分频。DSM输出为2bit，能表示-1，0，1三个值。输入为20bit带符号位数字输入，输出2bit数字再加上外部固定分频值N，实现N-1，N, N+1的分频，平均后即为分数值。图2为DSM结构图，采用三阶单环的sigma delta转换器，取合适的系数后能保证环路的稳定性。图3为DSM输出信号和分频信号示意图，假如要求分频系数为6. 4，那么分数为0.4，N=6, DSM输入为O. 4乘以2的19次方，分频比在N和N+1之间变动，经过滤波器平均后为6.4。也可以输入负的分数-0.5，如果取N=6，那么分频系数为6-0. 5=5. 5，分频比在N-1和N之间变动。对于接近与O的分频系数，DSM输出在_1，0，I之间波动，但最终的分频系数还是为输入分数加上外部输入N。这样就能够灵活的得到任何分频系数，不会出现单bit DSM的死区现象，也比多bit结构更加简单。本文档来自技高网...

【技术保护点】
一种可得到任意精确频率的频率发生器:?其特征在于采用了分数分频锁相环结构；分数分频锁相环包括鉴频鉴相器，锁相环包括鉴频鉴相器，电流形式的电荷泵，环路滤波器和三模分频器和sigma?delta变换器。

【技术特征摘要】
1.一种可得到任意精确频率的频率发生器其特征在于采用了分数分频锁相环结构；分数分频锁相环包括鉴频鉴相器，锁相环包括鉴频鉴相器，电流形式的电荷泵，环路滤波器和三模分频器和Sigma-delta变换器。2.如权利要求书1，环路滤波器采用3阶无源滤波...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：成都锐成芯微科技有限责任公司，
类型：发明
国别省市：