半导体结构及形成半导体结构的方法技术

本发明专利技术公开了一种半导体结构。半导体结构包括第一III-V族化合物层。第二III-V族化合物层设置在第一III-V族化合物层上，并且该第二III-V族化合物层在组成上与第一III-V族化合物层不同。载流子沟道位于第一III-V族化合物层和第二III-V族化合物层之间。源极部件和漏极部件设置在第二III-V族化合物层上。栅电极设置在位于源极部件和漏极部件之间的第二III-V族化合物层的上方。载流子沟道耗尽层设置在第二III-V族化合物层上。所述载流子沟道耗尽层采用等离子体沉积并且一部分载流子沟道耗尽层位于至少一部分栅电极的下方。本发明专利技术还公开了形成半导体结构的方法。

【技术实现步骤摘要】

本专利技术总体上涉及半导体结构，更具体地说，涉及高电子迁移率晶体管(HEMT)和形成高电子迁移率晶体管的方法。
技术介绍
在半导体技术中，由于其特性，III族-V族(或者II1-V族)半导体化合物用于形成各种集成电路器件，如闻功率场效应晶体管、闻频率晶体管、或闻电子迁移率晶体管 (HEMT)。HEMT是场效应晶体管，在具有不同带隙的两种材料之间引入结(即异质结)作为沟道而不是掺杂区，正如通常用于金属氧化物半导体场效应晶体管(MOSFET)的情况。与 MOSFET相比，HEMT具有许多优良特性，这包括高电子迁移率以及在高频率下传播信号的能力等。从应用角度来说，增强型(E型)HEMT具有许多优点。E型HEMT允许消除负极电压电源并因而降低电路复杂性和成本。尽管具有如上所述的优良特性，但是一些挑战也与开发基于II1-V族半导体化合物的器件并存。针对这些II1-V族半导体化合物的结构和材料的各种技术已经用于尝试并进一步改进晶体管器件性能。
技术实现思路
为了解决现有技术中所存在的问题，根据本专利技术的一个方面，提供了一种半导体结构，该半导体结构包括第一 II1-V族化合物层；第二 II1-V族化合物层，所述第二 II1-V族化合物层设置在所述第一 II1-V族化合物层上，并且在组成上与所述第一 II1-V族化合物层不同，其中，载流子沟道位于所述第一 II1-V族化合物层和所述第二 II1-V族化合物层之间；源极部件和漏极部件，所述源极部件和所述漏极部件设置所述第二 II1-V族化合物层上；栅电极，所述栅电极设置在位于所述源极部件和所述漏极部件之间的所述第二 II1-V族化合物层的上方；以及载流子沟道耗尽层，所述载流子沟道耗尽层设置在所述第二 II1-V族化合物层上，其中，所述载流子沟道耗尽层采用等离子体沉积并且一部分所述载流子沟道耗尽层位于至少一部分所述栅电极的下方。在一实施例中，位于所述栅电极下方的所述载流子沟道包括耗尽区。在一实施例中，所述载流子沟道耗尽层耗尽一部分所述载流子沟道。在一实施例中，半导体结构进一步包括氟(F)区，所述F区被嵌于所述栅电极下方的所述第二 II1-V族化合物层中。在一实施例中，载流子沟道耗尽层位于所述源极部件和所述漏极部件的上面。在一实施例中，半导 体结构进一步包括介电保护层，所述介电保护层位于所述载流子沟道耗尽层下面且位于所述第二 πι-v族化合物层上面。在一实施例中，所述源极部件和所述漏极部件每一个都不包含Au，而包含Al、Ti 或Cu。在一实施例中，所述第二 II1-V族化合物层包含AlGaN、AlGaAs、或AlInP。在一实施例中，所述栅电极包含钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍 (Ni)、金(Au)或铜(Cu)。根据本专利技术的另一方面，还提供了一种半导体结构，该半导体结构包括氮化镓(GaN)层，所述氮化镓(GaN)层设置在衬底上；氮化铝镓(AlGaN)层，所述氮化铝镓(AlGaN)层设置在所述GaN层上，其中，载流子沟道位于所述GaN层和所述AlGaN层之间；源极部件和漏极部件，所述源极部件和所述漏极部件相间隔开并且设置在所述 AlGaN层上；栅电极，所述栅电极设置在位于所述源极部件和所述漏极部件之间的所述AlGaN 层的上方；以及载流子沟道耗尽层，部分所述载流子沟道耗尽层设置在所述栅电极和所述AlGaN 层之间，其中，所述部分载流子沟道耗尽层位于所述载流子沟道的耗尽区的上面。在一实施例中，所述载流子沟道耗尽层耗尽所述载流子沟道的所述耗尽区。在一实施例中，半导体结构进一步包括氟(F)区，所述F区被嵌于所述栅电极下方的所述AlGaN层中。在一实施例中，所述载流子沟道耗尽层包括氮化物层。在一实施例中，半导体结构进一步包括介电保护层，所述介电保护层位于所述载流子沟道耗尽层下面且位于所述AlGaN层上面。在一实施例中， 所述源极部件和所述漏极部件每一个都不包含Au，而包含Al、Ti 或Cu。在一实施例中，所述栅电极包含钛(Ti)、氮化钛(TiN)、钛钨(TiW)、钨(W)、镍 (Ni)、金(Au)或铜(Cu) ο根据本专利技术的又一方面，还提供了一种形成半导体结构的方法，所述方法包括提供第一 II1-V族化合物层；在所述第一 II1-V族化合物层上外延生长第二 II1-V族化合物层，其中，载流子沟道位于所述第一 II1-V族化合物层和所述第二 II1-V族化合物层之间；在所述第二 II1-V族化合物层上形成源极部件和漏极部件；在部分所述第二 II1-V族化合物层上等离子体沉积载流子沟道耗尽层；以及，在位于所述源极部件和所述漏极部件之间的所述部分第二 II1-V族化合物层的上方形成栅电极。在一实施例中，所述方法进一步包括在沉积所述载流子沟道耗尽层之前用氟(F) 处理位于所述栅电极下方的部分所述第二 II1-V族化合物层。在一实施例中，形成所述栅电极包括在所述载流子沟道耗尽层上形成所述栅电极。在一实施例中，所述方法进一步包括在形成所述栅电极之前去除所述载流子沟道耗尽层。附图说明当结合附图进行阅读时，根据下面详细的描述可以更好地理解本专利技术的各方面。 应该强调的是，根据工业中的标准实践，对各种部件没有按比例绘制。实际上，为了清楚讨论起见，各种部件的尺寸可以被任意增大或缩小。图1A是根据本专利技术的一个或者多个实施例具有高电子迁移率晶体管(HEMT)的半导体结构的剖面图。图1B是根据本专利技术的另一实施例具有HEMT的半导体结构的剖面图。图2是根据本专利技术的一个或多个实施例形成具有HEMT的半导体结构的方法的流程图。图3至图8是根据图2的方法的一个实施例在制造的各个阶段的具有HEMT的半导体结构的剖面图。具体实施方式在下面详细讨论示例性实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅是示例性的，而不用于限制本专利技术的范围。通过芯片区之间的切割线在衬底上标记多个半导体芯片区。衬底将经历各种清洗、成层、图案化、蚀刻和掺杂步骤以形成集成电路。本文中的术语“衬底”通常是指各种层和器件结构可以形成在其上的大块衬底。在一些实施例中，大块衬底包括硅或化合物半导体如GaAs、InP、Si/Ge或SiC。这些层的实例包括介电层、掺杂层、多晶硅层或导电层。器件结构的实例包括晶体管、电阻器和/或电容器，它们可以通过互连层与其他集成电路互连。图1A和图1B是根据本专利技术的一个或多个实施例的半导体结构100和101的剖面图，每一个半导体结构都具有高电子迁移率晶体管(HEMT)。参考图1A，示出了具有HEMT的半导体结构100。半导体结构100包括衬底102。 在一些实施例中，衬底102包括碳化硅(SiC)衬底、蓝宝石衬底或硅衬底。半导体结构100还包括异质结，所述异质结形成在两个不同的半导体材料层之间，如具有不同带隙的材料层之间。例如，半导体结构100包括未掺杂的窄带隙沟道层和宽带隙η型供体供应层。在至少一个实施例中，半导体结构100包括形成在衬底102上的第一 II1-V族化合物层(或者被称为沟道层)104以及 形成在沟道层104上的第二 II1-V族化合物层(或者被称为供体供应层)106。沟道层104和供体供应层106是由元素周期表中本文档来自技高网...

【技术保护点】
一种半导体结构，包括：第一III?V族化合物层；第二III?V族化合物层，所述第二III?V族化合物层设置在所述第一III?V族化合物层上，并且在组成上与所述第一III?V族化合物层不同，其中，载流子沟道位于所述第一III?V族化合物层和所述第二III?V族化合物层之间；源极部件和漏极部件，所述源极部件和所述漏极部件设置所述第二III?V族化合物层上；栅电极，所述栅电极设置在位于所述源极部件和所述漏极部件之间的所述第二III?V族化合物层的上方；以及载流子沟道耗尽层，所述载流子沟道耗尽层设置在所述第二III?V族化合物层上，其中，所述载流子沟道耗尽层采用等离子体沉积并且一部分所述载流子沟道耗尽层位于至少一部分所述栅电极的下方。

【技术特征摘要】
2011.10.11 US 13/270,5021.一种半导体结构,包括 第一 II1-V族化合物层； 第二 II1-V族化合物层，所述第二 II1-V族化合物层设置在所述第一 II1-V族化合物层上，并且在组成上与所述第一 II1-V族化合物层不同，其中，载流子沟道位于所述第一II1-V族化合物层和所述第二 II1-V族化合物层之间； 源极部件和漏极部件，所述源极部件和所述漏极部件设置所述第二 II1-V族化合物层上； 栅电极，所述栅电极设置在位于所述源极部件和所述漏极部件之间的所述第二 II1-V族化合物层的上方；以及 载流子沟道耗尽层，所述载流子沟道耗尽层设置在所述第二 II1-V族化合物层上，其中，所述载流子沟道耗尽层采用等离子体沉积并且一部分所述载流子沟道耗尽层位于至少一部分所述栅电极的下方。2.根据权利要求1所述的半导体结构，其中，位于所述栅电极下方的所述载流子沟道包括耗尽区。3.根据权利要求1所述的半导体结构，其中，所述载流子沟道耗尽层耗尽一部分所述载流子沟道。4.根据权利要求1所述的半导体结构，进一步包括氟(F)区，所述F区被嵌于所述栅电极下方的所述第二 II1-V族化合物层中。5.一种半导体结构，包括 氮化镓(GaN)层，所述氮化镓(GaN)层设置在衬底上； 氮化铝镓(AlGaN)层，所述氮化铝镓(AlGaN)层设置在所述GaN层上，其中，载流子沟道位于所述GaN...

【专利技术属性】
技术研发人员：姚福伟，许竣为，游承儒，余俊磊，杨富智，熊志文，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：