芯片封装构造及其制造方法技术

一种芯片封装构造及其制造方法，所述芯片封装构造包含：一具有有源表面的芯片；一包覆芯片且使芯片的有源表面裸露出的封胶层；至少一成形于所述封胶层的第一表面的第一孔洞；至少一成形于所述封胶层的第二表面、对应连通所述第一孔洞且具有大于第一孔洞的孔径的第二孔洞；以及一设于所述第一孔洞内的导电柱。所述第二孔洞用低精度的封胶通孔成形工艺来成形，可相对减少使用成本较高的高精度钻孔设备，并加快制作封胶通孔的速度。

【技术实现步骤摘要】

本专利技术涉及一种封装构造，特别是有关于一种可避免电磁干扰的。
技术介绍
现今的半导体芯片封装构造，例如扇出型晶圆级封装构造(Fan-OutWafer-Level-Package),为实现垂直导通,常常需要进行垂直封胶层的穿胶导通孔(Through Molding Via, TMV)等封胶通孔制作工艺。现有产生封胶通孔的技术包括机械式钻孔(mechanical drilling)、激光钻孔(laser drilling)、化学蚀刻(chemicaletching)等等。目前的封胶通孔 制作工艺都是一次形成穿透整个封胶层的封胶通孔。然而，对于具有一定厚度(例如大于100微米)的封胶层欲成形微通孔而言，不管形成封胶通孔或是后续进行通孔电镀的制作工艺等因为封胶通孔深度较大的关系而需要耗费一定成本。例如以激光钻孔而言，欲制作微通孔势必要采用高精度的激光设备，当微通孔的深度因为基材厚度的关系而过深，钻孔时间就会变长，导致激光成本的提高。再者，微通孔过深，在微通孔的孔壁上设置种子层进而电镀导电柱的难度与制程时间都会大幅提升。故，有必要提供一种，以解决现有技术所存在的问题。
技术实现思路
本专利技术的主要目的在于提供一种芯片封装构造，其包覆芯片的封装胶体的通孔是通过两精度不同的封胶通孔成形工艺来形成，可相对减少使用成本较高的高精度钻孔设备，并加快导封胶通孔制作速度。为达成前述目的，本专利技术一实施例提供一种芯片封装构造，所述芯片封装构造包含一芯片、一封胶层、至少一第一孔洞、至少一第二孔洞及至少一导电柱。所述芯片具有一有源表面；所述封胶层具有一第一表面及一相对的第二表面，并包覆所述芯片且使所述芯片的有源表面裸露出所述第一表面；所述第一孔洞成形于所述封胶层的第一表面；所述第二孔洞成形于所述封胶层的第二表面而对应连通所述第一孔洞，并具有大于第一孔洞的孔径；所述导电柱设于所述第一孔洞内。本专利技术另一实施例提供一种芯片封装构造的制造方法，其包含下列步骤提供一芯片，所述芯片具有一有源表面；形成一封胶层以包覆所述芯片，其中所述封胶层具有一第一表面及一相对的第二表面，且所述芯片的有源表面裸露出所述封胶层的第一表面；于所述封胶层的第一表面成形至少一第一孔洞；于所述第一孔洞内成形一导电柱；对应所述第一孔洞的位置，于所述封胶层的第二表面成形连通所述第一孔洞的第二孔洞，其中所述第二孔洞的孔径大于所述第一孔洞的孔径；于所述第二孔洞内设置金属导电层，所述金属导电层与所述导电柱相连接；以及于所述第二孔洞内设置一导电件，所述导电件通过所述金属导电层电连接所述导电柱。对于厚度较大的封胶层而言，本专利技术可用高精度的封胶通孔成形工艺在封胶层上需设置小孔径通孔的第一表面上形成所述第一孔洞，而所述第二孔洞则以较低精度且使用成本较低的通孔成形工艺来成形，进而完成贯穿封胶层的封胶通孔的制造工艺，如此一来，让第一孔洞可维持在容易电镀导电柱的深度条件内，而不致于因为通孔过深而导致电镀困难，且相对减少使用成本较高的高精度钻孔设备，并加快穿胶导通孔制作速度。附图说明图1是本专利技术一实施例的芯片封装构造的结构示意图。图2A是本专利技术一实施例的芯片封装构造的导电柱的结构示意图。图2B是本专利技术一实施例的芯片封装构造的设置于第二孔洞的导电件的结构示意图。图2C是本专利技术另一实施例的芯片封装构造的设置于第二孔洞的导电件的结构示意图。图2D是本专利技术又一实施例的芯片封装构造的设置于第二孔洞的导电件的结构示意图。图2E是本专利技术再一实施例的芯片封装构造的设置于第二孔洞的导电件的结构示意图。图3是本专利技术另一实施例的芯片封装构造的结构示意图。图4是本专利技术又一实施例的芯片封装构造的结构示意图。图5A 5G是本专利技术一实施例的芯片封装构造的制造流程示意图。 具体实施例方式为让本专利技术上述目的、特征及优点更明显易懂，下文特举本专利技术较佳实施例，并配合附图，作详细说明如下。再者，本专利技术所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本专利技术，而非用以限制本专利技术。请参照图1所示，图1是本专利技术一实施例的芯片封装构造的结构示意图。本专利技术所揭示的芯片封装构造包含一芯片10、一封胶层11、至少一第一孔洞120、至少一第二孔洞121、至少一导电柱13及一重布线层14。所述芯片10具有一有源表面，所述有源表面上设有多个接垫102。所述封胶层11具有一第一表面及一相对的第二表面。所述封胶层11包覆所述芯片11且使所述芯片10的有源表面裸露于所述封胶层11的第一表面。一般而言，所述封胶层11是应用封装技术设置封胶以包覆所述芯片10的侧面与背面，使所述封胶层11与芯片10形成一封装体，其中所述封胶层11的第一表面与所述芯片10的有源表面大致共平面。所述封胶层11可以是环氧树脂(expoxy)或其他适当的包覆材料,且亦可选择掺杂固态填充物，例如二氧化硅颗粒或氧化铝颗粒等。如图1所示，本实施例中包含两个以上的所述第一孔洞120。所述第一孔洞120是成形于所述封胶层11的第一表面。在一实施例中，所述第一孔洞120是通过使用较高精度的激光钻孔装置对所述封胶层11的第一表面进行钻孔所形成的，也就是属于高精度的激光钻孔，其孔径小于或等于150微米，深度介于50 200微米之间。如图1所示，本实施例中包含两个以上的所述第二孔洞121。所述第二孔洞121是成形于所述封胶层11的第二表面而对应连通所述第一孔洞120，并具有大于第一孔洞120的孔径。所述第二孔洞的孔径例如大于150微米，及深度介于50 500微米之间。所述第二孔洞121的深度方向可以是与所述第一孔洞120的深度方向相同，皆是垂直于所述封胶层11的表面。所述第二孔洞12是通过使用较低精度的激光钻孔装置、机械式钻孔装置或是化学蚀刻方法形成的，也就是低精度的激光钻孔、机械钻孔或是化学蚀刻钻孔。所述导电柱13是对应设于所述第一孔洞120内。请参考图2A所示，由于第二孔洞121是成形于导电柱13之后，为了使第二孔洞121与第一孔洞120相连通，所述第二孔洞121在成形时，会以第一孔洞120的底面作为第二孔洞120的成形深度的最低基准，因此第二孔洞120成形后，所述导电柱13的一底端可能会贴齐或凸伸入所述第二孔洞121。所述重布线层14包含至少一导电线路层(未示于图1)，用以电性连接所述芯片10的接垫102与所述至少一导电柱13。请进一步参考图2B所示，为了与一基板连接或是另一封装构造体堆叠，所述第二孔洞121的孔壁上设有一金属导电层15，所述金属导电层15与所述导电柱13相连接。所述第二孔洞121内还进一步设有一导电件16a，其中所述金属导电层15是作为种子层，导电件16a通过所述金属导电层15电连接所述导电柱13。在图2B的实施例中，所述导电件16a为一锡球，或者如图2C的实施例，所述导电件16b为锡膏等预焊料。无论是锡球或锡膏，当所述导电件16a，16b设置于所述第二孔洞121内的金属导电层15上之后，通常会再经过回流焊处理(reflow)，使其成为类球状或半球状。再者，如图2D所示，所述导电件16c为一电镀成形的柱状金属，如铜柱。又如图2E所示，所述金属导电层15从所述第二 孔洞12本文档来自技高网...

【技术保护点】
一种芯片封装构造，其特征在于：所述芯片封装构造包含︰一芯片，具有一有源表面；一封胶层，具有一第一表面及一相对的第二表面，并包覆所述芯片且使所述芯片的有源表面裸露出所述第一表面；至少一第一孔洞，成形于所述封胶层的第一表面；至少一第二孔洞，成形于所述封胶层的第二表面而对应连通所述第一孔洞，并具有大于第一孔洞的孔径；至少一导电柱，设于所述第一孔洞内；以及一重布线层，电性连接所述芯片与所述至少一导电柱。

【技术特征摘要】
1.一种芯片封装构造，其特征在于所述芯片封装构造包含一芯片，具有一有源表面；一封胶层，具有一第一表面及一相对的第二表面，并包覆所述芯片且使所述芯片的有源表面裸露出所述第一表面；至少一第一孔洞，成形于所述封胶层的第一表面；至少一第二孔洞，成形于所述封胶层的第二表面而对应连通所述第一孔洞，并具有大于第一孔洞的孔径；至少一导电柱，设于所述第一孔洞内；以及一重布线层，电性连接所述芯片与所述至少一导电柱。2.如权利要求1所述的芯片封装构造，其特征在于所述导电柱的一底端贴齐或凸伸入所述第二孔洞。3.如权利要求1所述的芯片封装构造，其特征在于所述第二孔洞的孔径大于150微米，及深度介于50 500微米之间。4.如权利要求1所述的芯片封装构造，其特征在于所述第一孔洞的孔径小于或等于150微米，及深度介于50 200微米之间。5.如权利要求2所述的芯片封装构造，其特征在于所述第二孔洞的孔壁上设有一金属导电层，所述金属导电层与所述导电柱相连接。6.如权利要求5所述的芯片封装构造，其特征在于所述第二孔洞内设有一导电件；所述导电件连接所述金属导电层；所述导电件为柱状金属...

【专利技术属性】
技术研发人员：陈勇仁，黄敏龙，丁一权，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：