互连线结构及互连线结构的形成方法技术

一种互连线结构和互连线结构的形成方法，其中，互连线结构的形成方法包括：提供半导体衬底，所述半导体衬底中形成有半导体器件；在所述半导体衬底上形成导电层；在所述导电层上形成掩模层；在形成掩模层后，在掩模层和导电层中形成沟槽，所述沟槽的深宽比范围大于0.8；在形成沟槽后，沉积金属间介质层，所述金属间介质层覆盖掩模层并填充沟槽，在沟槽内的金属间介质层中具有空气隙。本发明专利技术的导电层上形成掩模层，使得相邻互连线结构之间沟槽的深宽比（沟槽的高度与宽度比）增大，在相邻互连线结构之间形成较大的空气隙，使得相邻互连线之间的介电常数明显减小，显著减小了相邻互连线结构之间的寄生电容，提高了半导体器件的性能。

【技术实现步骤摘要】

本专利技术涉及半导体
，特别涉及一种。
技术介绍
现有的形成金属互连线结构的方法，包括参照图1，提供半导体衬底100，在所述衬底上形成有介质层101、位于介质层101上的金属层102。参照图2，在金属层102上形成图形化的光刻胶层(未示出)，并以该图形化的光刻胶层为掩模刻蚀金属层102，形成沟槽103，沟槽103两侧的金属层102也就形成了金属互连线。参照图3,沉积金属间介质层104,金属间介质层104填充沟槽103并覆盖金属层102。但是，当半导体工业将工艺技术演进至90nm以下，相邻的金属互连线之间的距离变得越来越小，其间产生的寄生电容越来越大，寄生电容不仅影响芯片的运行速度。为了减轻这种问题，半导体工艺以低介质材料取代例如氧化硅等高介电常数的层间介质层及金属间介质层，以降低相 邻金属互连线之间的寄生电容。但当工艺技术进入32nm以下，该低介质材料所能起到的降低寄生电容的作用不再明显。而且，即使对90nm以上较大工艺节点的技术，现有的将相邻金属互连线之间的沟槽完全填充满金属层间介质层的方法，也无法满足将相邻金属互连线之间的寄生电容尽量降低到最小的技术要求，例如一些射频集成电路。更多关于金属互连线结构的形成方法请参考公开号为US2011/0018091A1的美国专利。
技术实现思路
本专利技术解决的问题是现有技术形成的金属互连线之间的寄生电容较大。为解决上述问题，本专利技术提供了一种新的互连线结构的形成方法，包括提供半导体衬底，所述半导体衬底中形成有半导体器件； 在所述半导体衬底上形成导电层；在所述导电层上形成掩模层；在形成掩模层后，在掩模层和导电层中形成沟槽，所述沟槽的深宽比范围大于O.8 ；在形成所述沟槽后，沉积金属间介质层，所述金属间介质层覆盖掩模层并填充沟槽，在所述沟槽内的金属间介质层中具有空气隙。可选的，在形成所述导电层之前，在所述半导体衬底上形成层间介质层。可选的，所述层间介质层和金属间介质层的材料包括低K介质材料或超低K介质材料。可选的，所述金属间介质层的材料为氧化硅。可选的，所述层间介质层的材料为氧化硅。可选的，所述掩膜层包括硬掩膜层。可选的，所述导电层的材料包括铝、铜或钨。可选的，所述形成沟槽的方法包括使用光刻、刻蚀工艺。本专利技术还提供一种新的互连线结构，包括半导体衬底，所述半导体衬底中形成有半导体器件；位于所述半导体衬底上的互连线；位于所述互连线上的掩模层；沟槽，所述沟槽的深宽比范围大于O. 8 ；金属间介质层，所述金属间介质层覆盖掩模层并填充沟槽，在沟槽内的金属间介质层中具有空气隙。可选的，在半导体衬底和互连线之间形成有层间介质层，所述层间介质层覆盖所述半导体衬底。 可选的，所述层间介质层和金属间介质层的材料包括低K介质材料或超低K介质材料。可选的，所述金属间介质层的材料为氧化硅。 可选的，所述层间介质层的材料为氧化硅。可选的，所述掩模层包括硬掩模层。可选的，所述互连线的材料包括铝、铜或钨。与现有技术相比，本专利技术具有以下优点本专利技术的技术方案在互连线上形成掩模层，使得最终形成的相邻互连线之间沟槽的深宽比(沟槽的高度与宽度比)增大。由于沟槽的深宽比增大，则在沉积金属间介质层时，沟槽内的金属间介质层中更容易形成空气隙。更重要的是，最终形成的空气隙的体积明显增大。相邻互连线之间较大体积的空气隙，使得相邻互连线之间的金属间介质层的介电常数明显减小，也就使得相邻互连线之间的寄生电容显著减小，有效改善了半导体器件之间的RC延迟，而且还进一步减小了驱动互连线所要的功耗，提高了整个半导体器件的性能。尤其是在射频电路应用中，可以明显减少相邻互连线之间的耦合。附图说明图1 图3是现有技术的形成带有空气隙的互连线结构方法的剖面结构示意图；图4是现有技术的互连线结构的剖面结构示意图；图5是本专利技术具体实施例的形成带有空气隙的互连线结构的方法流程图；图6 图8是本专利技术具体实施例的形成带有空气隙的互连线结构的剖面结构示意图。具体实施例方式专利技术人对现有的金属互连线结构的形成方法进行研究发现，参照图4，随着相邻金属互连线之间的间距越来越小，在相邻金属互连线之间的金属间介质层104中形成有空气隙105。专利技术人进一步对空气隙的问题进行了研究，认识到空气隙105不会增加相邻金属互连线之间的寄生电容，反而会减小寄生电容。在相邻金属互连线之间形成空气隙(airgap)，可以作为降低金属互连之间寄生电容的有效方法。因此，如何在相邻金属互连线之间的金属间介质层中形成空气隙，甚至形成较大体积的空气隙，成为专利技术人的研究重点。专利技术人经过创造性劳动，得到一种新的带有空气隙的互连线结构的形成方法。为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在详述本专利技术实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。参照图6，并结合参照图5，执行步骤S51，提供半导体衬底300，在半导体衬底300中形成有半导体器件(未不出)。在具体实施例中，所述半导体衬底300的材料可以为单晶硅(Si)、单晶锗(Ge)、或娃锗(GeSi)、碳化娃(SiC);也可以是绝缘体上娃(SOI),绝缘体上锗(GOI);或者还可以为其它的材料，例如砷化镓等II1- V族化合物。在本实施例中，所述半导体衬底300上形成有半导体器件，例如=NMOS晶体管、PMOS晶体管、二极管、电容、电感等。参照图6，并结合参照图5，执行步骤S52，在半导体衬底300上形成导电层302。所述导电层302用于形成互连线结构。在具体实施例中，在形成导电层302之前，在半导体衬底300上形成层间介质层301，即所述层间介质层301位于 半导体衬底300与导电层302之间。所述层间介质层301用于隔离导电层302与半导体器件。在具体实施例中，层间介质层301可以为单层结构或叠层结构。所述层间介质层301的材料可以包括公知的氧化硅层、或者其他如低K介质材料或超低K介质材料，例如碳掺杂介质材料、碳掺杂有机硅玻璃、碳掺杂二氧化硅、氟硅玻璃、碳氧化娃中的一种或多种。层间介质层301可以通过化学气相沉积(Chemical VaporDeposition, CVD)的方法形成。在具体实施例中，所述导电层302的材料选择金属，则导电层302为金属层。当导电层302为金属层时，所述金属层的材料为铝或钨。在本实施例中，所述金属层的材料为铝。铝具有低电阻率，通常作为金属互连线的材料，可以有效降低金属互连线电阻。更重要的是，铝可以更容易被刻蚀，而在后续工艺中的相邻金属层之间形成沟槽。在具体实施例中，形成所述金属层的方法包括溅射工艺，但不限于溅射工艺，也可以为本领域技术人员公知的其他工艺。参照图6，结合参照图5，执行步骤S53，在导电层302上形成掩模层303。所述掩模层303既在后续形成沟槽过程中起到掩模作用，又可以作为介质层。在具体实施例中，掩模层303的材料选择硬掩模层，所述硬掩模层的材料包括氧化硅、氮化硅或氮氧化硅。形成硬掩模层的方法包括化学气相沉积工艺。更重要的是，掩模层303可以用于增加后续形成的沟槽的深宽比。参照图7，结合参照图5，执行步骤S54本文档来自技高网...

【技术保护点】
一种互连线结构的形成方法，其特征在于，包括：提供半导体衬底，所述半导体衬底中形成有半导体器件；在所述半导体衬底上形成导电层；在所述导电层上形成掩模层；在形成掩模层后，在掩模层和导电层中形成沟槽，所述沟槽的深宽比范围大于0.8；在形成所述沟槽后，沉积金属间介质层，所述金属间介质层覆盖掩模层并填充沟槽，在所述沟槽内的金属间介质层中具有空气隙。

【技术特征摘要】
1.一种互连线结构的形成方法，其特征在于，包括 提供半导体衬底，所述半导体衬底中形成有半导体器件； 在所述半导体衬底上形成导电层； 在所述导电层上形成掩模层； 在形成掩模层后，在掩模层和导电层中形成沟槽，所述沟槽的深宽比范围大于O. 8 ；在形成所述沟槽后，沉积金属间介质层，所述金属间介质层覆盖掩模层并填充沟槽，在所述沟槽内的金属间介质层中具有空气隙。2.如权利要求1所述的形成方法，其特征在于，在形成所述导电层之前，在所述半导体衬底上形成层间介质层。3.如权利要求2所述的形成方法，其特征在于，所述层间介质层和金属间介质层的材料包括低K介质材料或超低K介质材料。4.如权利要求1所述的形成方法，其特征在于，所述层间介质层的材料为氧化硅。5.如权利要求1所述的形成方法，其特征在于，所述金属间介质层的材料为氧化硅。6.如权利要求1所述的形成方法，其特征在于，所述掩膜层包括硬掩膜层。7.如权利要求1所述的形成方法，其特征在于，所述导电层的材料包括铝或钨。8.如权利要求1所述的形成方...

【专利技术属性】
技术研发人员：李乐，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：