拍摄元件及拍摄装置制造方法及图纸

拍摄元件具有：多个像素二维矩阵状地配制而成的像素阵列(11)；与所述像素阵列(11)的像素列对应地设置、用于输出所述像素列内的像素的信号的多个信号输出端子(51)。所述多个信号输出端子(51)在所述像素阵列的列方向以规定数的信号输出端子(51)为组而配置。所述规定数的信号输出端子的组配置在所述像素阵列(11)的行方向上。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及拍摄元件及拍摄装置。本申请基于2010年8月31日申请的日本专利申请2010-194889号主张优先权，在此援用其内容。
技术介绍
在具有CMOS (Complementary Metal Oxide Semiconductor)型拍摄兀件(CMOS 传感器)的拍摄装置中，需要拍摄高清晰图像。在拍摄装置中，存在为了拍摄高清晰图像而组合多个拍摄元件(半导体器件)进行多像素化的装置(例如，参照专利文献I)。在这样的拍摄元件中，按像素阵列部的纵列(列)将包含模数转换器(纵列ADC)和前置放大器等的信号处理部设置在同一半导体衬底内来进行高速处理。现有技术文献专利文献专利文献1:日本特开平9-32479号公报
技术实现思路
在这样的拍摄装置中，不是组合具有像素阵列部的多个拍摄元件(半导体器件)而构成，而是使像素阵列部一体化而形成，由此，能够简化像素阵列部的构造。另一方面，由于通过一体化而形成，在多像素化的像素阵列部，输出的图像信息的信息量增加。因此，在将来自像素阵列部的信号输出的信号处理部，需要使图像信息的传输速度高速化。像这样，在一体化地形成像素阵列部的情况下，传输速度变得高速化。因此，拍摄元件的功耗增加。此外，为了降低一体化地形成的每个拍摄元件中的半导体器件的功耗，可以使像素阵列部和用于处理像素阵列部的信号的信号处理部分离，并分别构成为不同的半导体器件。由此，能够将像素阵列部和信号处理部的功耗分散到各半导体器件。像这样，使像素阵列部和信号处理部分离的情况下，具有像素阵列部的拍摄元件向具有信号处理部的半导体器件传输高清晰的图像信息。在此，拍摄元件所具有的像素阵列部具有由行和列构成的矩阵构造。因此，拍摄元件在传输其图像信息时，需要从多像素化的像素阵列部通过并行设置的多条信号线输出图像信息。但是，为了从像素阵列部通过并行设置的多条信号线输出图像信息，所需要的各信号的信号输出端子较多。在拍摄元件的有限大小中，存在可配置的信号输出端子的数量受到限制的情况。或者，存在拍摄元件中的信号输出端子的配置间隔变窄的情况。像这样，在拍摄元件中存在如下问题若使多像素化的像素阵列部分开而构成，则难以配置信号输出端子。 本专利技术的方案的目的在于提供一种拍摄元件及拍摄装置，能够将与像素阵列的像素列对应地设置的多个信号输出端子以比像素阵列的像素列的间隔大的间隔进行配置。本专利技术的方案为一种拍摄元件，其特征在于，具有多个像素二维矩阵状地配置而成的像素阵列；与所述像素阵列的像素列对应地设置、用于输出所述像素列内的像素的信号的多个信号输出端子，所述多个信号输出端子在所述像素列的列方向以规定数的信号输出端子为组而配置，所述规定数的信号输出端子的组配置在所述像素阵列的行方向上。本专利技术的其他方案为一种拍摄装置，其特征在于，具有上述拍摄元件；与所述连接用端子对应地设置且分别与所述连接用端子连接的第I连接端子。专利技术效果根据本专利技术的方案，能够提供一种拍摄元件及拍摄装置，其能够将与像素阵列的像素列对应地设置的多个信号输出端子以比像素阵列的像素列的间隔大的间隔进行配置。附图说明图1A是本专利技术的实施方式的拍摄装置的结构图。图1B是本专利技术的实施方式的拍摄装置的结构图。图2是表示本实施方式中的拍摄装置的概略电路结构的框图。图3是表示信号处理芯片间的连接的概略框图。图4A是表示以往型的`连接端子的排列的图。图4B是表示以往型的连接端子的排列的图。图5是表示本实施方式中的连接部的结构的一个方案的俯视图。图6是表示本实施方式中的连接端子的排列的一个方案的图。图7是表示本实施方式中的连接端子的排列的图。图8是表示本实施方式中的连接端子的排列的一个方案的图。图9是表示本实施方式中的连接端子的排列的一个方案的图。具体实施例方式(拍摄装置所要求的性能和功能分解)首先，对本实施方式的拍摄装置所需要的性能及功能分解的一例进行说明。例如，为了实现能够适用于动态图像的拍摄处理、或者高速拍摄处理的CMOS传感器，需要使光传感部(像素)和对在光传感部转换而成的信号进行处理的数字信号处理部分别为最佳结构。该情况下，应对于针对光传感部及数字信号处理部而规定的不同的性能要求，需要分别使其最佳化。对于光传感部的最佳化，需要提高电源电压来低噪声地扩展动态范围。对于数字信号处理部的最佳化，需要降低了电源电压的使用了微小晶体管的能够高速工作的数字电路来实现高速处理和低功耗。若要在一个芯片且在同一工艺中实现它们，则需要复杂的制造工艺工序和工艺控制。这可能导致芯片的高价化及实施困难性。在一个芯片且在同一工艺中构成的情况下，需要使某一方的性能要求优先。例如，在采用一个芯片且同一工艺来使光传感部的性能确保优先于数字信号处理部的性能确保的情况下，会产生数字信号处理部的性能下降、无法选择高速处理所需要的精细工艺这样的问题，从而导致数字信号处理部的面积增大、功耗增加。另外，存在组合多个半导体而构成多芯片模块的技术。在多芯片模块中，能够将在不同工艺中制成的半导体芯片以裸片状态安装在同一衬底上。因此，在多芯片模块中，能够发挥各个工艺的特征而提高整体性能。以下，在本实施方式中，示出了通过采用多芯片模块来实现拍摄装置的高像素化、处理的高速化的一个方案。(第I实施方式)以下，参照附图说明本实施方式的拍摄装置。图1A及图1B是本实施方式的拍摄装置的结构图。图1A是拍摄装置的主视图，图1B是拍摄装置的侧视图。图1A及图1B所示的拍摄装置I具有信号处理芯片2、信号处理芯片3、传感芯片4、以及玻璃基板21。在该图1A中，在正面观察拍摄装置I的玻璃基板21的表面的状态下，信号处理芯片2配置在传感芯片4的上方，信号处理芯片3配置在传感器芯片4的下方。另外，在图1A中，关于设置在传感芯片4上的传感器阵列部，对于二维排列的像素的配置方向，将左右方向作为行方向，将上下方向(在纸面内与行方向正交的方向)作为列方向。玻璃基板21由透射光的材质(透射性材质)形成，在其表面设有用于连接信号处理芯片2、信号处理芯片3、传感芯片4等的布线。信号处理芯片2、信号处理芯片3、传感芯片4在接合区域22分别与设置在玻璃基板21表面上的连接端子接合。接合区域22具有连接端子配置密度高的接合区域22N和连接端子配置密度低的接合区域22W。在接合区域22N，信号处理芯片2与传感芯片4连接，另外，信号处理芯片3与传感芯片4连接。在接合区域22W，从信号处理芯片2连接至布线部件23，从信号处理芯片3连接至布线部件23。该布线部件23是相对于玻璃基板21输入输出信号的布线用的柔性布线部件(FPC)等。另外，传感芯片4以设有像素阵列的面朝向玻璃基板21的方式配置。像素阵列接收透射玻璃基板21后的入射光。图2是表示本专利技术的实施方式的拍摄装置的概略电路结构的框图。对与图1A及IB相同的结构标注相同的附图标记。拍摄装置I具有信号处理芯片2、信号处理芯片3、传感芯片4。信号处理芯片2、信号处理芯片3和传感芯片4分别与设置在玻璃基板21的表面上的连接端子连接。信号处理芯片2具有ADC阵列5、数字输出总线6、数字小振幅差动输出电路7、它们的控制电路8、各部分电路的偏置电路9。ADC阵列5具有多个模数转换器(ADC)，各个ADC进行并行处理。信号处理芯片3所具有的电路块的结构本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.08.31 JP 2010-1948891.一种拍摄元件，其特征在于，具有 多个像素二维矩阵状地配置而成的像素阵列； 与所述像素阵列的像素列对应地设置、用于输出所述像素列内的像素的信号的多个信号输出端子， 所述多个信号输出端子在所述像素阵列的列方向以规定数的信号输出端子为组而配置， 所述规定数的信号输出端子的组配置在所述像素阵列的行方向上。2.如权利要求1所述的拍摄元件，其特征在于， 所述规定数的信号输出端子的组以所述像素列的节距乘以所述规定数而得到的间隔沿所述像素阵列的行方向排列。3.如权利要求2所述的拍摄元件，其特征在于， 所述规定数为3以上。4.一种拍摄装置，其特征在于，具有 权利要求1至权利要求3中任一项所述的拍摄元件； 与所述连接用端子对应地设置且与所述连接用端子分别连接的第I连接端子。5.如权利要求4所述的拍摄装置，其特征在于，具有 对从所述拍摄元件输出的信号进行处理的信号处理部； 分别与所述第I连接端子对应地设置的第2连接端子； 连接所述第I连接端子和所述第2连接端子的信号线， 所述信号处理部经由所述第2连接端子分别连接。6.如权利要求5所述的拍摄装置，其特征在于， 多条所述信号线穿过分别包含在相邻的所述连接用端子的组中的所述第I连接端子之间而配置。7.如权利要求5或权利要求6所述的拍摄装置，其特征在于， 多条所述信号线穿过分别包含在相邻的所述连接用端子的组中的所述第2连接端子之间而配置。8.如权利要求5至权利要求7中任一项所述的拍摄装置，其特征在于， 所述信号线从所述第1连接端子至所述第2...

【专利技术属性】
技术研发人员：末延一彦，
申请(专利权)人：株式会社尼康，
类型：
国别省市：