移位寄存器制造技术

本发明专利技术披露了一种移位寄存器。该移位寄存器包含多级移位寄存电路，第N级移位寄存电路包含驱动单元、升压单元、上拉单元、主要下拉单元。驱动单元用以根据第一驱动讯号及高频时钟讯号提供栅极讯号、第一升压控制讯号及第一传递控制讯号，升压单元用以根据第一升压讯号上拉该第一驱动讯号的电压，上拉单元用以根据该第一传递控制讯号及该栅极讯号提供第二驱动讯号，及用以根据该第一升压控制讯号及第二升压控制讯号提供第二升压讯号，主要下拉单元用以根据第二传递控制讯号下拉该第一驱动讯号。

【技术实现步骤摘要】

本专利技术涉及一种移位寄存电路，特别是涉及一种具有闻驱动能力的移位寄存电路。
技术介绍
请参考图1，图1为现有技术液晶显示器100的移位寄存器102及像素阵列104的示意图。移位寄存器102包含多个移位寄存电路106用以提供多个扫描讯号，通过扫描线108耦接至像素阵列104，以扫描像素阵列104中的像素。随着液晶显示器的尺寸与日俱增，液晶显示器的分辨率，也就是像素的数目亦随之提升，使得的像素阵列104所需要的扫描线108的数量增加。为了能在固定的画面更新率(例如60Hz)扫描越来越多的像素，每一画面周期(frame)内每一条扫描线108的扫描速度必须增加，也就是每一条扫描线108所能扫描的时间必须缩短，以在同一画面周期内将所有的像素扫描完毕。然而每一条扫描线108扫描的时间缩短后，像素的充电率可能会因会扫描时间的缩短而下降或不足，影响画面品质。虽然以往使用提高扫描讯号电位的方法，可以解决像素充电率不足的问题，但此方法会增加移位寄存电路106的动态功率消耗及静态功率消耗，更由于功率消耗的增加，使得移位寄存电路106中的晶体管的尺寸无法缩小。
技术实现思路
本专利技术一实施例揭示一种第N级移位寄存电路。第N级移位寄存电路包含驱动单元、升压单元、上拉单元、主要下拉单元。驱动单元用以根据第一驱动讯号及高频时钟讯号提供栅极讯号、第一升压控制讯号及第一传递控制讯号；升压单元耦接于该驱动单元，用以根据第一升压讯号上拉该第一驱动讯号的电压；上拉单元耦接于该驱动单元，用以根据该第一传递控制讯号及该栅极讯号提供第二驱动讯号，及用以根据该第一升压控制讯号及第二升压控制讯号提供第二升压讯号；主要下拉单元耦接于该驱动单元，用以根据第二传递控制讯号下拉该第一驱动讯号。本专利技术实施例通过提高驱动第N级移位寄存电路的驱动能力，进而提高像素的充电率，减少驱动单元的动态及静态功率消耗，并可缩小驱动单元中晶体管的尺寸。附图说明图1为先前技术液晶显示器的移位寄存器及像素阵列的示意图。图2为本专利技术一实施例说明第N级移位寄存电路的示意图。图3为图2的第N级移位寄存电路的工作相关讯号波形示意图。图4为本专利技术另一实施例说明第N级移位寄存电路的不意图。图5为本专利技术另一实施例说明第N级移位寄存电路的不意图。图6为本专利技术另一实施例说明第N级移位寄存电路的不意图。图7为图6的第N级移位寄存电路的工作相关讯号波形示意图。附图符号说明100液晶显示器102移位寄存器104像素阵列106移位寄存电路108扫描线200、400、500、600第N级移位寄存电路261第N-1级移位寄存电路262第N-2级移位寄存电路202驱动单元204升压单元206上拉单元208主要下拉单元210第一下拉控制单元212第一下拉单元214第二下拉控制单元216第二下拉单元218稳压单元Q (η)第N级驱动讯号G (η)第N级栅极讯号ST (η)第N级传递控制讯号S (η)第N级升压控制讯号CB (η)第N级升压讯号Q (η+2)第Ν+2级驱动讯号G(n-l)第N_1级栅极讯号S(n-l)第N-1级升压控制讯号G (n-2)第N-2级栅极讯号ST (n-2)第N-2级传递控制讯号S (n-2)第N-2级升压控制讯号CB(n+l)第N+1级升压讯号ST (η+2)第Ν+2级传递控制讯号ST (η+3)第Ν+3级传递控制讯号HCl第一高频时钟讯号HC2第二高频时钟讯号HC3第三高频时钟讯号HC4第四高频时钟讯号LCl第一低频时钟讯号LC2第二低频时钟讯号VSSl第一参考电位VSS2第二参考电位VSS参考电位VGH高电位VGL低电位P (η)第一下拉讯号K (η)第二下拉讯号Tl 至 Τ4时段t时间轴C1、C2电容Tl至T24晶体管具体实施例方式请参考图2。图2为本专利技术一实施例说明移位寄存器的多级移位寄存电路的第N级移位寄存电路200的示意图。第N级移位寄存电路200可包含驱动单元202、升压单元204、上拉单元206、主要下拉单元208、第一下拉控制单元210、第一下拉单元212、第二下拉控制单元214及第二下拉单元216。为方便说明，图2中还显示第N-1级移位寄存电路261及第N-2级移位寄存电路 262。驱动单元202用以根据第一驱动讯号及第一高频时钟讯号HCl提供栅极讯号、第一传递控制讯号及第一升压控制讯号。第一驱动讯号可为从第N-2级移位寄存电路262输出至第N级移位寄存电路的第N级驱动讯号Q (η)，栅极讯号可为第N级栅极讯号G (η)，第一传递控制讯号可为第N级传递控制讯号ST (η)，第一升压控制讯号可为第N级升压控制讯号S (η)。升压单元204耦接于驱动单元202，用以根据第一升压讯号上拉第N级驱动讯号Q(n)的电压。第一升压讯号可为从第N-1级移位寄存电路261输出至第N级移位寄存电路的第N级升压讯号CB (η)。上拉单元206耦接于驱动单元202，用以根据第N级传递控制讯号ST (η)及第N级栅极讯号G (η)提供第二驱动讯号，并用以根据第N级升压控制讯号S(η)及第二升压控制讯号提供第二升压讯号。第二驱动讯号可为从第N级移位寄存电路200输出至第Ν+2级移位寄存电路的第Ν+2级驱动讯号Q(η+2)，第二升压控制讯号可为来自第N-1级移位寄存电路261的第N-1级升压控制讯号S(n-l)，第二升压讯号可为从第N级移位寄存电路200输出至第N+1级移位寄存电路的第N+1级升压讯号CB (n+1)。主要下拉单元208耦接于驱动单元202，用以根据第二传递控制讯号下拉第N级驱动讯号Q (η)。第二传递控制讯号可为来自第Ν+3级移位寄存电路的第Ν+3级传递控制讯号ST (η+3)。第一下拉控制单元210用以根据第N级驱动讯号Q (η)及第一低频时钟讯号LCl提供第一下拉讯号P (η)。第一下拉单元212耦接于第一下拉控制单元210及驱动单元202之间，用以根据第一下拉讯号P (η)及第N级驱动讯号Q (η)下拉第N级栅极讯号G (η)及第N级传递控制讯号ST (η)。第二下拉控制单元214用以根据第N级驱动讯号Q (η)及第二低频时钟讯号LC2提供第二下拉讯号K (η)。第二下拉单元216耦接于第二下拉控制单元214及驱动单元202之间，用以根据第二下拉讯号Κ(η)及第N级驱动讯号Q(n)下拉第N级栅极讯号G(η)以及第N级传递控制讯号ST (η)。因为第一低频时钟讯号LCl与第二低频时钟讯号LC2的相位相反，所以当第一下拉控制单元210输出第一下拉讯号P(n)时，第二下拉控制单元214暂停运作；反之，当第二下拉控制单元214输出第二下拉讯号K(n)时，第一下拉控制单元210暂停运作。如此的交替运作可增加第N级移位寄存电路200中晶体管的使用期间。驱动单元202可包含第一晶体管Tl、第二晶体管Τ2及第三晶体管Τ3。第一晶体管Tl具有控制端用以接收从第Ν-2级移位寄存电路262输出的第N级驱动讯号Q(n)、用以接收第一高频时钟讯号HCl的第一端及用以提供第N级栅极讯号G (η)的第二端；第二晶体管Τ2具有耦接于第一晶体管Tl的控制端的控制端、耦接于第一晶体管Tl的第一端的第一端及用以提供第N级传递控制讯号ST (η)的第二端；第三晶体管Τ3具有耦接于第一晶体管Tl的控制端的控本文档来自技高网...

【技术保护点】
一种移位寄存器包含多级移位寄存电路，其中一第N级移位寄存电路，包含：一驱动单元，用以根据一第一驱动讯号及一高频时钟讯号，提供一栅极讯号、一第一升压控制讯号及一第一传递控制讯号；一升压单元，耦接于该驱动单元，用以根据一第一升压讯号，上拉该第一驱动讯号的电压；一上拉单元，耦接于该驱动单元，用以根据该第一传递控制讯号及该栅极讯号，提供一第二驱动讯号，及用以根据该第一升压控制讯号及一第二升压控制讯号，提供一第二升压讯号；及一主要下拉单元，耦接于该驱动单元，用以根据一第二传递控制讯号，下拉该第一驱动讯号。

【技术特征摘要】
2012.10.12 TW 1011378091.一种移位寄存器包含多级移位寄存电路，其中一第N级移位寄存电路，包含 一驱动单元，用以根据一第一驱动讯号及一高频时钟讯号，提供一栅极讯号、一第一升压控制讯号及一第一传递控制讯号； 一升压单元，耦接于该驱动单元，用以根据一第一升压讯号，上拉该第一驱动讯号的电压； 一上拉单元，耦接于该驱动单元，用以根据该第一传递控制讯号及该栅极讯号，提供一第二驱动讯号，及用以根据该第一升压控制讯号及一第二升压控制讯号，提供一第二升压讯号 '及 一主要下拉单元，耦接于该驱动单元，用以根据一第二传递控制讯号，下拉该第一驱动讯号。2.如权利要求1所述的第N级移位寄存电路，还包含 一第一下拉控制单元，用以根据该第一驱动讯号及一第一低频时钟讯号，提供一第一下拉讯号 '及 一第一下拉单元，耦接于该第一下拉控制单元及该驱动单元，用以根据该第一下拉讯号，下拉该栅极讯号、该第一传递控制讯号及该第一驱动讯号。3.如权利要求2所述的第N级移位寄存电路，还包含 一第二下拉控制单元，用以根据该第一驱动讯号及一第二低频时钟讯号，提供一第二下拉讯号 '及 一第二下拉单元，耦接于该第二下拉控制单元及该驱动单元，用以根据该第二下拉讯号，下拉该栅极讯号、该第一传递控制讯号及该第一驱动讯号。4.如权利要求3所述的第N级移位寄存电路，其中该驱动单元包含 一第一晶体管，具有用以接收该第一驱动讯号的一控制端，用以接收该高频时钟讯号的一第一端，及用以提供该栅极讯号的一第二端； 一第二晶体管，具有耦接于该第一晶体管的控制端的一控制端，耦接于该第一晶体管的第一端的一第一端，及用以提供该第一传递控制讯号的一第二端；及 一第三晶体管，具有耦接于该第一晶体管的控制端的一控制端，耦接于该第一晶体管的第一端的一第一端，及用以提供该第一升压控制讯号的一第二端。5.如权利要求4所述的第N级移位寄存电路，其中该上拉单元包含 一第四晶体管，具有耦接于该第二晶体管的第二端的一控制端，耦接于该第一晶体管的第二端的一第一端，及用以提供该第二驱动讯号的一第二端； 一第五晶体管，具有用以接收该第二升压控制讯号的一控制端，耦接于该第一晶体管的第二端的一第一端，及一第二端；及 一第六晶体管，具有耦接于该第三晶体管的第二端的一控制端，耦接于该第一晶体管的第二端的一第一端，及耦接于该第五晶体管的第二端的一第二端，用以提供该第二升压讯号。6.如权利要求5所述的第N级移位寄存电路，其中该第二升压控制讯号是由第N-1级移位寄存电路提供的升压控制讯号，且该第二升压讯号是由第N级移位寄存电路输出的升压讯号。7.如权利要求5所述的第N级移位寄存电路，其中该升压单元包含一第一电容，具有用以接收该第一升压讯号的一第一端，及耦接于该第一晶体管的控制端的一第二端。8.如权利要求7所述的第N级移位寄存电路，其中该升压单元还包含一第二电容，耦接于该第一晶体管的第二端及该第一电容的第一端之间。9.如权利要求7所述的第N级移位寄存电路，其中该第一升压讯号是由第N-1级移位寄存电路提供的升压讯号。10.如权利要求9所述的第N级移位寄存电路，其中该主要下拉单元包含 一第七晶体管，具有用以接收该第二传递控制讯号的一控制端，耦接于该第一晶体管的控制端的一第一端，及用以接收一第一参考电位的一第二端。11.如权利要求10所述的第N级移位寄存电路，其中该第二传递控制讯号是由第N+3级移位寄存电路提供的传递控制讯号。12.如权利要求10所述的第N级移位寄存电路，其中该第一下拉控制单元包含 一第八晶体管，具有用以接收该第一低频时钟讯号的...

【专利技术属性】
技术研发人员：詹秉燏，杨欲忠，陈勇志，蔡明谚，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：