双架构计算机系统技术方案

本实用新型专利技术公开一种双架构计算机系统，包括主控计算机模块、图像处理模块、时序输出模块、输入输出模块、总线模块及二次电源模块；主控计算机模块、图像处理模块、时序输出模块、输入输出模块通过总线模块通信连接；二次电源模块通过总线模块为主控计算机模块、图像处理模块、时序输出模块、输入输出模块提供工作电源。本实用新型专利技术提供的双架构计算机系统，采用SPARC架构的SOC芯片和DSP芯片并行处理模式，这种双架构模式，不仅提高了工作效率，而且大大降低了相互间的干扰，增强了系统稳定性和集成度，减小了产品的体积。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电子电路及计算机
，具体设计一种双架构计算机系统。
技术介绍
随着计算机技术的快速发展及应对不同的数据处理要求，新的计算机系统架构成为行业研究的重点。双架构计算机系统是当今的一个热门技术，本领域厂家已经推出了不少相关产品，但多数还是通过CPCI/PXI总线进行互连的多模块结构，处理器之间的数据交换也是通过CPCI/PXI总线实现，大大降低了并行处理的效率。
技术实现思路
本技术的目的是提供一种新型的双架构计算机系统。为实现上述目的，本技术提供如下技术方案一种双架构计算机系统，其特征在于，包括主控计算机模块、图像处理模块、时序输出模块、输入输出模块、总线模块及二次电源模块；主控计算机模块、图像处理模块、时序输出模块、输入输出模块通过总线模块通信连接；二次电源模块通过总线模块为主控计算机模块、图像处理模块、时序输出模块、输入输出模块提供工作电源。作为具体的技术方案，所述二次电源模块包括±15V电源转换单元及+5V电源转换单元，分别用于将28V的直流输入电源隔离变换，输出±15V电源及+5V电源到所述总线模块。作为具体的技术方案，所述主控计算机模块包括SOC处理器及SOC处理器外围的复位电路、电源电路、FLASH存储器、SRAM、时钟电路、RS232通讯电路。作为具体的技术方案，所述图像处理模块包括LVDS串并转换模块、FPGA芯片、SRAM、五块DSP芯片及DPRAM ；LVDS串并转换模块、SRAM及五块DSP芯片均与FPGA芯片连接，DSP芯片通过DPRAM与背板总线模块连接。作为具体的技术方案，所述时序输出模块包括逻辑译码电路及与逻辑译码电路连接的24路固体继电器。作为具体的技术方案，所述模拟量输入输出模块包括8路D/A输出电路和放大器电路，以及9路A/D输出电路和采样保持电路。本技术提供的双架构计算机系统，采用SPARC架构的SOC芯片和DSP芯片并行处理模式，实现同时处理一个任务，而且图像处理模块上实现了单板上集成五块DSP芯片。这种双架构模式，不仅提高了工作效率，而且大大降低了相互间的干扰，增强了系统稳定性和集成度，减小了产品的体积。附图说明图1是本技术的双架构计算机系统的基本框图；图图图图图具体实施方式如图1所示，本技术一种双架构计算机系统主要包括二次电源模块、主控计算机模块、图像处理模块、时序输出模块、输入输出模块及背板总线模块。如图2所示，二次电源模块包括±15V电源转换单元及+5V电源转换单元，分别用于将28V的直流输入电源隔离变换，输出±15V电源及+5V电源到背板总线模块，从而为双架构计算机系统的上述功能模块提供稳定的二次电源。如图3所示，主控计算机模块包括SOC处理器及SOC处理器外围必要的辅助电路，辅助电路包括复位电路、电源电路、FLASH存储器、SRAM、时钟电路、RS232通讯电路。SOC处理器为SPARC架构(可扩充处理器架构，Scalable Processor ARChitecture)的处理器。主控计算机模块用于实现系统控制，完成对输入信号的响应、惯性测量组合的脉冲信号的计数、遥测控制、与地面的数据交换及对其他功能模块的控制。如图4所示，图像处理模块用于完成对红外图像的采集、控制及与主控计算机模块进行数据交换。图像处理模块具体包括LVDS串并转换模块、FPGA芯片、SRAM、五块DSP芯片及DPRAM。其中，LVDS串并转换模块与FPGA芯片连接，用于对采集的图像信号进行串并联转换，并输入FPGA芯片。SRAM与FPGA芯片连接，用于数据的静态存储。五块DSP芯片分别与FPGA芯片连接，用于并行工作实现图像处理。DSP芯片通过DPRAM与背板总线模块连接，以进行数据交换。如图5所示，时序输出模块包括逻辑译码电路及24路固体继电器。逻辑译码电路由CPLD (Complex Programmable Logic Device复杂可编程逻辑器件)实现。24路固体继电器隔离时序输出，完成对信号的控制，并实现输出的自我采集和监测。如图6所示，模拟量输入输出模块包括8路路D/A输出电路和放大器电路及9路A/D输出电路和采样保持电路。8路路D/A输出电路和放大器电路用于控制外设工作；9路A/D输出电路和采样保持电路用于实时采集24路时序信号和34路模拟量，实现模拟量测量功能。上述实施例中，主控计算机处理器采用SPARC架构的SOC芯片，图像处理器采用DSP芯片TMS320C6713B，程序存储器采用AM29DL323DB，数据存储器采用STC62wv51216。本技术采用双架构，即采用SPARC架构SOC芯片的主控处理器和采用DSP芯片的图像处理器，实现同时处理一个任务，完成各种图像处理、算法分析以及高速处理等任务，广泛应用与导弹、卫星、飞船等领域。本技术不局限于上述实施例，基于上述实施例的、未做出创造性劳动的简单替换，应当属于本技术揭露的范围。权利要求1.一种双架构计算机系统，其特征在于，包括主控计算机模块、图像处理模块、时序输出模块、输入输出模块、总线模块及二次电源模块；主控计算机模块、图像处理模块、时序输出模块、输入输出模块通过总线模块通信连接；二次电源模块通过总线模块为主控计算机模块、图像处理模块、时序输出模块、输入输出模块提供工作电源。2.根据权利要求1所述的双架构计算机系统，其特征在于所述二次电源模块包括+ 15V电源转换单元及+5V电源转换单元，分别用于将28V的直流输入电源隔离变换，输出+ 15V电源及+5V电源到所述总线模块。3.根据权利要求1所述的双架构计算机系统，其特征在于所述主控计算机模块包括SOC处理器及SOC处理器外围的复位电路、电源电路、FLASH存储器、SRAM、时钟电路、RS232通讯电路。4.根据权利要求1所述的双架构计算机系统，其特征在于所述图像处理模块包括LVDS串并转换模块、FPGA芯片、SRAM、五块DSP芯片及DPRAM ；LVDS串并转换模块、SRAM及五块DSP芯片均与FPGA芯片连接，DSP芯片通过DPRAM与背板总线模块连接。5.根据权利要求1所述的双架构计算机系统，其特征在于所述时序输出模块包括逻辑译码电路及与逻辑译码电路连接的24路固体继电器。6.根据权利要求1所述的双架构计算机系统，其特征在于所述模拟量输入输出模块包括8路D/A输出电路和放大器电路，以及9路A/D输出电路和采样保持电路。专利摘要本技术公开一种双架构计算机系统，包括主控计算机模块、图像处理模块、时序输出模块、输入输出模块、总线模块及二次电源模块；主控计算机模块、图像处理模块、时序输出模块、输入输出模块通过总线模块通信连接；二次电源模块通过总线模块为主控计算机模块、图像处理模块、时序输出模块、输入输出模块提供工作电源。本技术提供的双架构计算机系统，采用SPARC架构的SOC芯片和DSP芯片并行处理模式，这种双架构模式，不仅提高了工作效率，而且大大降低了相互间的干扰，增强了系统稳定性和集成度，减小了产品的体积。文档编号G06F13/40GK202838324SQ20122044398公开日2013年3月27日 申请日期2012年8月31日 优先权日2012年8月31日专利技术者颜军, 蒋晓华,本文档来自技高网...

【技术保护点】
一种双架构计算机系统，其特征在于，包括主控计算机模块、图像处理模块、时序输出模块、输入输出模块、总线模块及二次电源模块；主控计算机模块、图像处理模块、时序输出模块、输入输出模块通过总线模块通信连接；二次电源模块通过总线模块为主控计算机模块、图像处理模块、时序输出模块、输入输出模块提供工作电源。

【技术特征摘要】

【专利技术属性】
技术研发人员：颜军，蒋晓华，董文岳，
申请(专利权)人：北京欧比特控制工程研究院有限公司，
类型：实用新型
国别省市：