本发明专利技术涉及一种用于控制半导体芯片封装相互作用的应变补偿填充图案，一般来说，本文所披露的主题涉及到复杂的半导体芯片，其在比如倒装芯片或3D芯片装配之类的半导体芯片封装操作期间较不易有白凸点的发生。本文所披露的一个说明性的半导体芯片包括，除其它外，接合垫和在接合垫下方的金属化层，其中金属化层是由接合垫下方的接合垫区域和围绕接合垫区域的空旷区域所构成。此外，半导体器件还包括在金属化层中的多个器件特征，其中所述多个器件特征具有在接合垫区域中的第一特征密度和在空旷区域中小于第一特征密度的第二特征密度。
【技术实现步骤摘要】
一般而言，本公开涉及复杂的半导体器件，尤其涉及调适成用于在芯片/载体连接过程中控制半导体芯片与载体基板之间的相互作用的应变补偿填充图案。
技术介绍
在现代集成电路的制造中，通常必须在组成的微电子器件的各种半导体芯片之间提供电连接。根据芯片的类型和整体器件的设计要求，可以各种各样的方式完成这些电连接，诸如，例如，通过引线接合、带式自动接合(TAB)、倒装芯片接合、等等。在近几年中,倒装芯片技术的使用，其中半导体芯片借助于从所谓的焊料凸点所形成的焊球而连接到载体基板或到其它芯片，已成为半导体加工工业的一个重要方面。在倒装芯片技术中，在将被连接的芯片的至少一个的接触层上，诸如，例如，在形成于包含多个集成电路的半导体芯片的最后一个金属化层上方的电介质钝化层上，形成焊球。同样的，在另一个芯片(诸如，例如，载体封装)上形成尺寸足够且位置适当的接合垫，其中每一个对应于形成在半导体芯片上的一个个别的焊球。然后电连接这两个单元，即半导体芯片和载体基板，这是通过“翻转”半导体芯片，并使焊球与接合垫物理接触，并执行“回流”过程而使每个焊球接合到一个相应的接合垫。通常，数百个焊料凸点可以分布在整个芯片面积上方，从而提供例如现代半导体芯片所需的的I/O能力，例如，现代半导体芯片通常包括复杂的电路，如微处理器、存储电路、三维(3D)芯片、等等，和/或形成一个完整的复杂的电路系统的多个集成电路。在许多处理应用中，半导体芯片是在高温的所谓可控塌陷芯片连结(C4)焊料凸点回流过程期间接合到载体基板。通常，基板材料是一种有机的层压板，其具有比半导体芯片的大4-5倍程度的热膨胀系数(CTE)，该半导体芯片在许多情况下是主要由硅和以硅为基础的材料所组成。因此，由于在芯片和基板(即，硅对有机层压板)之间的热膨胀不匹配，基板在暴露于回流温度时将增长超过芯片，并因此，当封装冷却且焊料凸点固化时，应力将会施加于芯片/基板封装上。现在将说明图1a-图lc，其示意性地绘示在此过程中可能发生在芯片封装上的至少一些影响。图1a示意性地绘示包括载体基板101和半导体芯片102的芯片封装100。半导体芯片102通常包含多个焊料凸点103，其形成在芯片102的金属化系统104上方(参见图lc)。在芯片封装组装过程期间，反转或“翻转”半导体芯片102，并带到与载体基板101接触，之后，将图1a的芯片封装100在高于焊料凸点材料的熔化温度的回流温度暴露到焊料凸点回流过程120。根据用于形成焊料凸点103的特定焊料合金，回流温度可以是2000C _265°C以上。在回流过程120期间，当焊料凸点103的材料是在液相中时，，基于各自的构件的个别热膨胀系数，载体基板101和半导体芯片102都能够以实质上无约束的方式热“增长”。因此，载体基板101和半导体芯片102都保持在一个基本上是平且不变形的情况中，尽管每一个会因其不同的热膨胀系数而以不同的量增长。在另一方面，图1b示意性地绘示在冷却阶段期间当载体基板101和半导体芯片102之间的热相互作用开始发生时的芯片封装100。当芯片封装100冷却时，焊料凸点103的固化并机械连接封装基板101到半导体芯片102。当芯片封装100在焊料凸点103固化后继续冷却，载体基板101和半导体芯片102的材料之间的CTE不匹配导致基板101以比芯片102更大的速率收缩。通常，热膨胀/收缩的此差异是体现为载体基板101和半导体芯片102两者的非平面内(out-of-plane)变形和焊料凸点103的一定量的剪切变形的组合。其它局部化的影响可能会发生在焊料凸点103立即周围的的区域中的半导体芯片102中，如图1c所示和下面所描述。图1c示意性地绘示在芯片封装100的冷却后围绕一单个焊料凸点103A的半导体芯片102的区域。为简单起见，与图1a-1b中所示的芯片封装配置相比，半导体芯片102已·被反转，且未绘示载体基板。此外，在图1c中只有显示半导体芯片102的金属化系统104的最上面的金属化层104AU04B及104C，没有描绘在芯片102的层104C、器件层、或基板层下方的任何金属化层。半导体芯片102还包括形成在最后一个金属化层104A中的接合垫105、形成在最后一个的金属化层104A上方的钝化层106、和形成在接合垫105上方形成的焊料凸点103A。另外，如图1c中所示，接合垫105与接触结构107接触，以促成焊料凸点103A和载体基板101 (图1c中未绘示)到形成在金属化层104A下方的器件级(未绘示)中的半导体芯片102的集成电路(未绘示)的电连接。仅用于说明目的，接触结构107可以包括，例如，形成在金属化层104B中的接触通孔107B、在金属化层104C中的导电线107C和接触通孔107D等等，而其它的配置也可能被使用。在冷却期间，由半导体芯片102和载体基板101的热相互作用所导致的芯片封装100的非平面内变形将发展成剪切负荷103S、拉伸负荷103T、和跨焊料凸点103A的弯矩103M。然而，由于焊料材料一般非常稳健，并且通常具有超过构成半导体芯片102 (且特别是，金属化层104A)的材料的强度，相对小的变形能量将被焊料凸点103A吸收。取而代之，负荷103SU03T和103M的大部分将通过接合垫105转换并到在焊料凸点103A底下的金属化层中，导致高度局部化的拉伸应力，例如垂直或隆起拉伸应力104U，和横向或伸展拉伸应力104S。如果这些拉伸应力够高，上面的金属化层的一或多个的局部脱层可能会出现在焊料凸点103A下方。通常，金属化脱层会呈现为裂缝108，并且通常会发生隆起张力最高处一即在接合垫105的边缘105E附近，如图1c中所示。在许多情况中，裂缝108可能只发生在单一金属化层中，如图1c中所示的层104B。Ic中，而在其它情况中，且取决于若干因素，裂缝108可能会传播更深或更浅到底层的金属化系统104中，从一个金属化层到另一个。可能会发生在焊料凸点103下方的金属化层中的脱层失效和裂缝，如裂缝108，有时会经历过早的失效，因为焊料凸点103可能无法和下面的接触结构进行良好的电连接。但是，由于不会发生如上所述的脱层/裂缝缺陷直到半导体芯片制造的芯片封装的组装阶段，通常不会检测到这些缺陷，直到最终的品质检验检测。通常，在倒装芯片操作完成后，芯片封装100将经过声学测试，如C模式声波显微镜(CSAM)。在CSAM检查过程期间，可能存在于焊料凸点103下方的半导体芯片102的金属化层104A中的裂缝108将有白色的外观，且因此有时也简称为“白色凸点”、“白点”、或“鬼凸点”。白凸点缺陷对整体芯片制造过程造成昂贵的缺点，因为它们不会发生，并因此不能被检测到，直到已经在芯片中发生了显着的材料和制造投资。此外，在复杂的半导体器件中所用的材料类型的最近的变化和进步也对白凸点的发生频率产生了影响。例如，许多年来，形成倒装芯片技术中所使用的焊球的材料包括各种所谓的锡/铅(Sn/Pb)焊料的任何一个。通常，用于大多数的Sn/Pb焊料的合金有一定等级的延展性，使Sn/Pb焊料凸点在焊料凸点回流程序的冷却阶段中所引发的负荷下变形，从而吸收掉上面讨论的一些非平面内变形能量。然而，近几年来，行业普遍在大多数商业应用(包括半导本文档来自技高网...
【技术保护点】
一种半导体芯片，包括：接合垫；在所述接合垫下方的金属化层，其中，所述金属化层包括在所述接合垫下方的接合垫区域和围绕所述接合垫区域的空旷区域；和在所述金属化层中的多个导电器件特征，所述多个导电器件特征包括在所述接合垫区域中的第一组导电器件特征和在所述空旷区域中的第二组导电器件特征，其中，所述第一组具有第一特征分布密度且所述第二组具有小于所述第一特征分布密度的第二特征分布密度，以及其中，所述多个导电器件特征的至少一个为在所述半导体芯片的电气操作中不传递电流的虚设器件特征。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：V·W·瑞恩，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。