本发明专利技术实施例涉及电子技术领域，公开了一种系统级芯片SOC中晶振的应用方法及SOC芯片。其中，该方法包括：将频率约为32768Hz的晶振信号输出至实时时钟显示RTC电路；将所述频率约为32768Hz的晶振信号通过整数或小数倍频得到接近预定频率的晶振信号；将所述接近预定频率的晶振信号输出至USB接口的CDR电路。实施本发明专利技术实施例，可以节约SOC芯片的制造成本，降低SOC芯片的返修率及工序成本。
【技术实现步骤摘要】
本专利技术涉及通信
，具体涉及一种系统级芯片SOC中晶振的应用方法及 SOC芯片。
技术介绍
在同时使用实时时钟显不(RTC,Real-TimeClock)和USB(Universal SerialBus, 通用串行总线)接口的SOC (System-on-chip，系统级芯片)芯片中，RTC需要一颗高精度、 低漂移的频率约为32768Hz的晶振，而USB接口的CDR(clock data recovery,时钟数据恢复)电路也需要一颗频率约为12MHz或者24MHz的晶振，所以在SOC芯片上要使用两颗不同的晶振。同时使用两颗晶振具有以下缺点晶振的成本较闻；且使用两个晶振时，任何一颗晶振出现故障都需要进行维修，生产过程中也需要同时焊接两颗晶振，工序成本也较高。综上所述，现有技术中的SOC芯片中使用两颗不同晶振的技术方案不利于解约成本，同时返修率和工序成本都较高。
技术实现思路
本专利技术实施例所要解决的技术问题是提供一种系统级芯片SOC中晶振的应用方法及SOC芯片，用于节约SOC芯片的制造成本，降低SOC芯片的返修率及工序成本。本专利技术实施例提供一种系统级芯片SOC中晶振的应用方法，包括将频率为约为32768Hz的晶振信号输出至实时时钟显示RTC电路；将所述频率约为32768Hz的晶振信号通过整数或小数倍频得到接近预定频率的晶振信号；将所述接近预定频率的晶振信号输出至USB接口的⑶R电路。相应的，本专利技术实施例还提供一种SOC芯片，包括 可输出频率约为32768Hz的晶振信号的晶振电路；与所述晶振电路连接的倍频器，用于将所述晶振电路产生的晶振信号通过整数或小数倍频得到接近预定频率的晶振信号；RTC电路，与所述晶振电路连接，接收所述频率约为32768Hz的晶振信号；USB接口的⑶R电路，与所述倍频器连接，接收所述倍频器输出的接近预定频率的晶振信号。本专利技术实施例提供的系统级芯片SOC中晶振的应用方法可以使用单颗晶振同时实现SOC芯片上RTC和USB的应用，相比现有技术使用两颗晶振的方案，减少了一颗外接晶振，降低了系统成本，同时也降低了返修概率，提高了系统的可靠性，由于只需焊接一颗晶振,也可以简化生产工序,降低生产成本。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图I是本专利技术实施例一提供的系统级芯片SOC中晶振的应用方法的流程图2是本专利技术实施例二提供的SOC芯片的框图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本专利技术实施例中提供了一种系统级芯片SOC中晶振的应用方法及SOC芯片，用于节约SOC芯片的制造成本，降低SOC芯片的返修率及工序成本。以下分别进行详细说明。实施例一本专利技术提供一种系统级芯片SOC中晶振的应用方法，如图I所示，包括下列步骤101、将频率为约为32768Hz的晶振信号输出至实时时钟显示RTC电路；102、将频率约为32768Hz的晶振信号通过整数或小数倍频得到接近预定频率的晶振信号；103、将上述接近预定频率的晶振信号输出至USB接口的⑶R电路。本实施例中，可外接一个可产生频率为约为32768Hz的晶振信号的外接晶振，本实施例中，约为32768Hz是指外接晶振的振荡频率应等于或接近32768Hz，可根据对晶振精度的要求不同来选择合适的外接晶振。具体地，本实施例中上述的预定频率可由本领域普通技术人员进行合适的设置， 如预定频率可以是12MHz，预定频率也可以是24MHz。本实施例中接近预定频率指的是对预定频率的精度要求，如当USB版本为2. O时， 对预定频率的精度要求可以是+/-500ppm (parts per million,百万分之一),则接近预定频率则要求在12* (I ±0. 0005) MHz以内或24* (I ±0. 0005) MHz以内，当USB版本为1.1 时，对预定频率的精度要求可以是+/-2500ppm，则接近预定频率则要求在12* (I ±0. 0025) MHz 以内或 24* (1±0. 0025) MHz 以内。具体地，本实施例中，上述将频率约为32768Hz的晶振信号通过整数或小数倍频得到接近预定频率的晶振信号可具体包括使用锁相环技术将频率约为32768Hz的晶振信号通过整数或小数倍频得到接近预定频率的晶振信号。本实施例提供的系统级芯片SOC中晶振的应用方法可以使用单颗晶振同时实现 SOC芯片上RTC和USB的应用，相比现有技术使用两颗晶振的方案，减少了一颗外接晶振，降低了系统成本，同时也降低了返修概率，提高了系统的可靠性，由于只需焊接一颗晶振，也可以简化生产工序,降低生产成本。实施例二 本专利技术还提供一种SOC芯片，如图2所示，包括可输出频率约为32768Hz的晶振信号的晶振电路10 ；与上述晶振电路10连接的倍频器20，用于将上述晶振电路10产生的晶振信号通过整数或小数倍频得到接近预定频率的晶振信号；RTC电路30，与上述晶振电路10连接，接收上述频率约为32768Hz的晶振信号；USB接口的⑶R电路40，与上述倍频器20连接，接收上述倍频器20输出的接近预定频率的晶振信号。具体地，本实施例中，晶振电路10应外接一颗频率约为32768Hz的晶振，以获得频率约为32768Hz的晶振信号。本实施例中，约为32768Hz是指外接晶振的振荡频率应等于或接近32768Hz，可根据对晶振精度的要求不同来选择合适的外接晶振。具体地，本实施例中上述的预定频率可由本领域普通技术人员进行合适的设置， 如预定频率可以是12MHz，或预定频率也可以是24MHz。本实施例中接近预定频率指的是对预定频率的精度要求，如当USB版本为2. O时， 对预定频率的精度要求可以是+/-500ppm，接近预定频率则要求频率在12* (I ±0.0005) MHz以内或24* (I±0.0005) MHz以内，当USB版本为I. I时，对预定频率的精度要求可以是+/-2500ppm，接近预定频率则要求频率在12* (1±0· 0025)MHz以内或24* (I±0. 0025) MHz以内。 具体地，上述倍频器可以是锁相环电路。本实施例提供的SOC芯片可以使用单颗晶振同时实现SOC芯片上RTC和USB的应用，相比现有技术使用两颗晶振的方案，减少了一颗外接晶振，降低了系统成本，同时也降低了返修概率，提高了系统的可靠性，由于只需焊接一颗晶振，也可以简化生产工序，降低生产成本。本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括闪存盘、只读存储器(Read-OnlyMemory, ROM)、随机存取器(Random Access Memory, RAM)、磁盘或本文档来自技高网...
【技术保护点】
一种系统级芯片SOC中晶振的应用方法，其特征在于，包括：将频率约为32768Hz的晶振信号输出至实时时钟显示RTC电路；将所述频率约为32768Hz的晶振信号通过整数或小数倍频得到接近预定频率的晶振信号；将所述接近预定频率的晶振信号输出至USB接口的CDR电路。
【技术特征摘要】
【专利技术属性】
技术研发人员：李华伟，
申请(专利权)人：深圳芯邦科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。