一种带电流补偿的高压稳压电路制造技术

技术编号:8452525 阅读:197 留言:0更新日期:2013-03-21 11:36
本发明专利技术公开了一种应用于半导体集成电路领域,带电流补偿的高压稳压电路,包括:一外部电源VDD连接NMOS管M4漏极,通过电阻R1连接PMOS管M1源极,通过电阻R2连接NMOS管M6漏极;PMOS管M1栅极连接其漏极,其漏极连接NMOS管M2漏极,其衬底与其源极连接;NMOS管M2栅极连接其漏极,其源极连接NMOS管M3漏极;NMOS管M3栅极连接其漏极,其源极连接晶体管D1发射极;NMOS管M4其栅极连接NMOS管M1源极,其源极连接内部电源;NMOS管M5漏极连接NMOS管源极,其栅极连接NMOS管M6栅极,其源极连接晶体管D2发射极;NMOS管M6栅极与其漏极连接,其源极连接晶体管D3发射极;晶体管D1、D2、D3其各的自基极连接其各自的集电极后连接地。本发明专利技术的高压稳压电路能降低稳压电路功耗,提高稳压电路驱动能力。

【技术实现步骤摘要】

本专利技术涉及半导体集成电路领域,特别是涉及一种带电流补偿的高压稳压电路
技术介绍
目前,半导体集成电路领域使用的高压稳压电路通常有两种解决方案,一种是使用高压PMOS和高压NMOS做的电压调整电路,由于高压器件的使用会明显增加制作成本。另一种是使用通用的电压嵌位电路,其缺点是驱动能力有限,并且驱动能力增大的同时功耗会迅速增大。所以,需要一种结构简单,驱动能力大,低功耗的高压稳压电路。
技术实现思路
本专利技术要解决的技术问题是提供一种结构简单的高压稳压电路,应用于半导体集成电路制造领域,能降低稳压电路功耗,提高稳压电路驱动能力。为解决上述技术问题,本专利技术的高压稳定电路,包括一外部电源VDD连接电阻Rl的一端、电阻R2的一端和高压NMOS管M4的漏极,电阻Rl的另一端连接PMOS管Ml的源极,电阻R2的另一端连接NMOS管M6的漏极;PMOS管Ml的栅极连接其漏极,其漏极连接NMOS管M2的漏极,其衬底与其源极连接;NMOS管M2的栅极连接其漏极,其源极连接NMOS管M3的漏极,其衬底连接地;NMOS管M3的栅极连接其漏极,其源极连接双极结型晶体管Dl的发射极,其衬底连接地;高压NMOS管M4的栅极连接NMOS管Ml的源极,其源极连接内部电源,其衬底连接地; NMOS管M5的漏极连接NMOS管Ml的源极,其栅极连接NMOS管M6的栅极,其源极连接双极结型晶体管D2的发射极,其衬底连接地;NMOS管M6的栅极与其漏极连接,其源极连接双极结型晶体管D3的发射极,其衬底连接地;双极结型晶体管Dl、D2和D3其各自的基极连接其各自的集电极后连接地。所述电阻Rl的阻值范围为20K至50K。所述外部电源VDD的电压范围为VDD ( 28V。外部电源VDD,通过电阻RUPMOS管MUNMOS管M2、NM0S管M3和双极结型晶体管Dl的共同作用,产生电压VCLAMP,通过选取阻值在20k到50k之间电阻Rl能降低稳压电路的功耗。电阻R2、NM0S管M6和双极结型晶体管D3,能产生一个随VDD增大而增大的电流,通过NMOS管M5和NMOS管M6的镜像作用,使通过NMOS管M6和双极结型晶体管D3到地的电流按比例镜像到NMOS管M5和双极结型晶体管D2组成的到地的电流通路。定义流过Rl的电流为10,流过NMOS管肌、匪05管112、匪05管10和双极结型晶体管Dl到地的电流为II,流经NMOS管M5、双极结型晶体管D2到地的电流为12,IO = 11+12。当VDD变化时,12与IO同时增大或者同时变小,通过12的补偿作用,使得Il不随VDD的变化而变化,这样VCLAMP能维持电压不变。其中,双极结型晶体管D2和双极结型晶体管D3的比例与NMOS管M5与NMOS管M6的比例一致。双极结型晶体管D2与双极结型晶体管D3能使用其它的负载所替代,比如二极管、电阻或NMOS管。本专利技术的高压稳压电路,应用于半导体集成电路制造领域,能降低稳压电路功耗,提闻稳压电路驱动能力。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明图I是本专利技术一实施例的电路结构示意2是VCLAMP-VDD特性曲线,显示Vsp = 5V时,VCLAMP-VDD的特性曲线关系。附图标记说明VDD是外部电源VOUT是内部电源R1、R2 是电阻Ml 是 PMOS 管M2、M3、M5、M6 是 NMOS 管M4是高压NMOS管D1、D2、D3是双极结型晶体管。具体实施例方式如图I所示,本专利技术的一实施例,包括一外部电源VDD连接电阻Rl的一端、电阻R2的一端和高压NMOS管M4的漏极,电阻Rl的另一端连接PMOS管Ml的源极,电阻R2的另一端连接NMOS管M6的漏极;PMOS管Ml的栅极连接其漏极,其漏极连接NMOS管M2的漏极,其衬底与其源极连接;NMOS管M2的栅极连接其漏极,其源极连接NMOS管M3的漏极,其衬底连接地;NMOS管M3的栅极连接其漏极,其源极连接双极结型晶体管Dl的发射极,其衬底连接地;高压NMOS管M4的栅极连接NMOS管Ml的源极,其源极连接内部电源,其衬底连接地;NMOS管M5的漏极连接NMOS管Ml的源极,其栅极连接NMOS管M6的栅极,其源极连接双极结型晶体管D2的发射极,其衬底连接地;NMOS管M6的栅极与其漏极连接,其源极连接双极结型晶体管D3的发射极,其衬底连接地;双极结型晶体管Dl的基极连接其集电极后连接地;双极结型晶体管D2的基极连接其集电极后连接地;双极结型晶体管D3的基极连接其集电极后连接地。如图2所示,VCLAMP-VDD的电压特性图,显示Vsp = 5V时,VCLAMP-VDD的特性曲线关系。如果外部电源VDD的输入电压小于设定的需转换电压Vsp(Vsp等于内部电路的工作电压),VCLAMP电压会等于VDD,起跟随作用;如果外部电源VDD的输入电压大于等于Vsp,则VCLAMP会近似等于Vsp,不随VDD变化而变化,起到稳压作用,在VDD ( 28V时VCLAMP不高于6. 5V。本实施例的高压稳压电路应用于开关型霍尔传感器的电源系统中,能满足外部电源VDD电压输入范围从3. 5V至28V,稳压电路电流不超过I. 5mA,能驱动4mA的负载。以上通过具体实施方式和实施例对本专利技术进行了详细的说明,但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本专利技术的保护范围。权利要求1.一种带电流补偿的高压稳压电路,其特征是,包括 一外部电源VDD连接电阻Rl的一端、电阻R2的一端和高压NMOS管M4的漏极,电阻Rl的另一端连接PMOS管Ml的源极,电阻R2的另一端连接NMOS管M6的漏极; PMOS管Ml的栅极连接其漏极,其漏极连接NMOS管M2的漏极,其衬底连接其源极; NMOS管M2的栅极连接其漏极,其源极连接NMOS管M3的漏极,其衬底连接地; NMOS管M3的栅极连接其漏极,其源极连接双极结型晶体管Dl的发射极,其衬底连接地; 高压NMOS管M4的栅极连接NMOS管Ml的源极,其源极连接内部电源,其衬底连接地;NMOS管M5的漏极连接NMOS管Ml的源极,其栅极连接NMOS管M6的栅极,其源极连接双极结型晶体管D2的发射极,其衬底连接地; NMOS管M6的栅极与其漏极连接,其源极连接双极结型晶体管D3的发射极,其衬底连接地; 双极结型晶体管Dl、D2和D3其各自的基极连接其各自的集电极后连接地。2.如权利要求I所述的高压稳压电路,其特征是所述电阻Rl的阻值范围为20K至50K。3.如权利要求I所述的高压稳压电路,其特征是所述外部电源VDD的电压范围为VDD ( 28V。全文摘要本专利技术公开了一种应用于半导体集成电路领域,带电流补偿的高压稳压电路,包括一外部电源VDD连接NMOS管M4漏极,通过电阻R1连接PMOS管M1源极,通过电阻R2连接NMOS管M6漏极;PMOS管M1栅极连接其漏极,其漏极连接NMOS管M2漏极,其衬底与其源极连接;NMOS管M2栅极连接其漏极,其源极连接NMOS管M3漏极;NMOS管M3栅极连接其漏极,其源极连接晶体管D1发射极;NMOS管M4其栅极连接NMOS管M1源极,其源极连接内部电源;NMOS管M5漏极连本文档来自技高网...

【技术保护点】
一种带电流补偿的高压稳压电路,其特征是,包括:一外部电源VDD连接电阻R1的一端、电阻R2的一端和高压NMOS管M4的漏极,电阻R1的另一端连接PMOS管M1的源极,电阻R2的另一端连接NMOS管M6的漏极;PMOS管M1的栅极连接其漏极,其漏极连接NMOS管M2的漏极,其衬底连接其源极;NMOS管M2的栅极连接其漏极,其源极连接NMOS管M3的漏极,其衬底连接地;NMOS管M3的栅极连接其漏极,其源极连接双极结型晶体管D1的发射极,其衬底连接地;高压NMOS管M4的栅极连接NMOS管M1的源极,其源极连接内部电源,其衬底连接地;NMOS管M5的漏极连接NMOS管M1的源极,其栅极连接NMOS管M6的栅极,其源极连接双极结型晶体管D2的发射极,其衬底连接地;NMOS管M6的栅极与其漏极连接,其源极连接双极结型晶体管D3的发射极,其衬底连接地;双极结型晶体管D1、D2和D3其各自的基极连接其各自的集电极后连接地。

【技术特征摘要】

【专利技术属性】
技术研发人员:张宁周平
申请(专利权)人:上海华虹NEC电子有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1