一种验证专用集成电路的装置和方法制造方法及图纸

本发明专利技术公开了一种验证专用集成电路的装置和方法。在本发明专利技术中，设计一个模拟射频部分的发送与接收的逻辑模块，通过该逻辑模块将测试终端提供的测试数据进行射频部分的处理后传递给LTE?ASIC，以及将LTE?ASIC根据测试数据进行相应处理后反馈的反馈数据进行射频部分的处理后传递给测试终端，使得测试终端能根据发送给逻辑模块的测试数据和从逻辑模块所接收的反馈数据对LTE?ASIC进行验证。本发明专利技术的技术方案，使得在LTE?ASIC的初步试产阶段，不再需要送到封装测试厂内的机台上进行验证测试，而是利用一个计算机和采用FPGA设计的逻辑模块在实验室内就可以完成对LTEASIC的快速验证，节省成本。

【技术实现步骤摘要】

本专利技术涉及专用集成电路开发
，特别涉及。
技术介绍
LTE (Long Term Evolution,长期演进)ASIC (Application SpecificIntegratedCircuit，专用集成电路)在生产后需要验证，以确定LTE ASIC是否能够按照既定的要求工作。目前，对LTE ASIC进行验证时，需要送到封装测试厂内的机台上进行验证，并需要设计配合此机台的专用测试向量。这种验证方式费用高，且必须安排时程，一般是在大批量生产的情况才会利用此方式。在初步试产，少量的LTE ASIC进行验证时，可能需要频繁调整LTE ASIC中各功能对应的参数或者技术指标，而现有的这种测试机台采用专用测试向量的方法还不能满足这样灵活多变的验证要求。可见，目前还没有一种可行的能够在实验室内快速地对LTE ASIC进行验证的方案。
技术实现思路
有鉴于此，本专利技术提供可以，使得能够在实验室内快速地对LTE ASIC进行验证。为达到上述目的，本专利技术的技术方案是这样实现的本专利技术公开了一种验证专用集成电路的装置，该装置适于验证长期演进专用集成电路LTE ASIC，该装置包括通用串行总线USB接口单元和数据转换单元；所述USB接口单元，用于接收来自测试终端的USB测试数据包并发送给所述数据转换单元，以及，接收来自所述数据转换单元的USB反馈数据包并发送给所述测试终端，使得所述测试终端能够根据发送的所述USB测试数据包和接收的所述USB反馈数据对所述LTE ASIC进行验证；所述数据转换单元，用于对接收到的所述USB测试数据包进行解析，并对解析出的第一测试数据进行速率转换，获得第二测试数据发送给所述LTEASIC，以及接收所述LTEASIC对所述第二测试数据进行处理后发送的第一反馈数据，对所述第一反馈数据进行速率转换，获得第二反馈数据，对所述第二反馈数据进行打包得到USB反馈数据包，并发送给所述USB接口单元，其中，所述第二测试数据的速率是所述第一测试数据的速率的两倍，所述第一反馈数据的速率是所述第二反馈数据的速率的两倍。本专利技术还公开了一种验证专用集成电路的方法，该方法适于验证长期演进专用集成电路LTE ASIC，设计一个模拟射频部分的发送与接收的逻辑模块，则该方法包括所述逻辑模块通过通用串行总线USB接口接收来自测试终端的USB测试数据包；所述逻辑模块对所述USB测试数据包进行解析，并对解析出的第一测试数据进行速率转换，获得第二测试数据发送给所述LTE ASIC，其中，所述第二测试数据的速率是所述第一测试数据的速率的两倍；所述逻辑模块接收所述LTE ASIC对所述第二测试数据进行处理后发送的第一上行反馈数据；所述逻辑模块对所述第一反馈数据进行速率转换，获得第二反馈数据并打包得到USB反馈数据包，其中，所述第一反馈数据的速率是所述第二反馈数据的速率的两倍；所述逻辑模块通过所述USB接口将所述USB反馈数据包发送给所述测试终端，使得所述测试终端能够根据发送的所述USB测试数据包和接收的所述USB反馈数据对所述LTE ASIC进行验证。有上述可见，本专利技术这种设计一个模拟射频部分的发送与接收的逻辑模块，通过该逻辑模块将测试终端提供的模拟仿真测试数据进行模拟射频部分的处理后传递给LTEASIC，以及将LTE ASIC根据测试数据进行相应处理后反馈的反馈数据进行模拟射频部分的处理后传递给测试终端，使得测试终端能够根据发送给逻辑模块的模拟仿真测试数据和从逻辑模块所接收的反馈数据对LTE ASIC进行验证的技术方案，使得在LTE ASIC的初步试产阶段，不再需要送到封装测试厂内的机台上进行验证测试，而是利用一个计算机和采用FPGA设计的逻辑模块在实验室内就可以完成对LTE ASIC的快速验证。附图说明图I是本专利技术实施例一中的验证专用集成电路的方案的原理框图；图2是本专利技术实施例一中的验证专用集成电路的装置的结构框图；图3是本专利技术实施例一中的验证专用集成电路的装置的进一步详细结构框图；图4是本专利技术实施例一中的验证专用集成电路的装置的更进一步详细结构框图；图5是本专利技术实施例一中的下行数据部分的时序图；图6是本专利技术实施例一中的上行数据部分的时序图；图7是本专利技术实施例二中的验证专用集成电路的方案的原理框图；图8是本专利技术实施例二中的验证专用集成电路的装置的结构框图；图9是本专利技术实施例三中的一种验证专用集成电路的方法的流程图。具体实施例方式本专利技术的核心思想是利用FPGA (Field — Programmable Gate Array,现场可编程门阵列)设计一个模拟射频部分的发送与接收的逻辑模块，通过该逻辑模块将测试终端(如外部的计算机等)提供的模拟仿真测试数据进行模拟射频部分的处理后传递给LTEASIC，以及将LTE ASIC对测试数据进行的处理返回反馈的数据进行模拟射频部分的处理后传递给测试终端，使得测试终端能够根据发送给逻辑模块的模拟仿真测试数据和从逻辑模块所接收的反馈数据对LTE ASIC进行验证。为使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术实施方式作进一步地详细描述。实施例一图I是本专利技术实施例一中的验证专用集成电路的方案的原理框图。如图I所示，左侧方框为待验证的LTE ASIC 11，右侧方框为测试终端13，中间的方框为本专利技术中设计的一个模拟RF (Radio Frequency，射频)部分的发送与接收的逻辑模块FPGA 12。FPGA 12与测试终端13通过USB (UniversalSerial BUS，通用串行总线)接口通讯。在本专利技术的实施例一中，测试终端13可以是计算机。在本专利技术的其他实施例中，测试终端13也可以是能够生成测试数据，并能够根据测试数据和反馈数据进行LTE ASIC验证的其他形式的数据处理装置。图I中的逻辑模块FPGA 12可以模拟射频部分的的ADC和ADC的发送与接收，替代实际天线，利用USB串口与测试终端13相连提供天线模拟数据资料，最终在测试终端13上使用仿真软件对比结果，对LTE ASIC进行验证。LTE的RX和TX讯号为(Double Data Rate，双倍速率)信号，TX (ADC)部分需提供帧使能信号并确保与发送的DDR信号的时序问题，RX (DAC)部分需使用异步FIFO同步DDR模块与内部逻辑模块，并产生出有效的使能讯号。因此，在专利技术实施例一中的FPGA部分的设计如图2至4所示。图2是本专利技术实施例一中的验证专用集成电路的装置的结构框图。该验证专用集成电路的装置即为图I中的逻辑模块FPGA 12，用于验证LTE ASIC110如图2所示，该验证专用集成电路的装置包括USB接口单元21和数据转换单元20 ;其中USB接口单元21，用于接收来自测试终端的USB测试数据包并发送给数据转换单元20，以及，接收来自数据转换单元20的USB反馈数据包并发送给测试终端，使得测试终端能够根据发送的USB测试数据包和接收的USB反馈数据对LTE ASIC进行验证；数据转换单元20，用于对接收到的USB测试数据包进行解析，并对解析出的第一测试数据进行速率转换，获得第二测试数据发送给LTEASIC，以及接收LTE ASIC对第二测试数据进行处理后发送的第一反馈数据，对第一反馈数据进本文档来自技高网...

【技术保护点】
一种验证专用集成电路的装置，该装置适于验证长期演进专用集成电路LTE?ASIC，其特征在于，该装置包括：通用串行总线USB接口单元和数据转换单元；所述USB接口单元，用于接收来自测试终端的USB测试数据包并发送给所述数据转换单元，以及，接收来自所述数据转换单元的USB反馈数据包并发送给所述测试终端，使得所述测试终端能够根据发送的所述USB测试数据包和接收的所述USB反馈数据对所述LTE?ASIC进行验证；所述数据转换单元，用于对接收到的所述USB测试数据包进行解析，并对解析出的第一测试数据进行速率转换，获得第二测试数据发送给所述LTEASIC，以及接收所述LTE?ASIC对所述第二测试数据进行处理后发送的第一反馈数据，对所述第一反馈数据进行速率转换，获得第二反馈数据，对所述第二反馈数据进行打包得到USB反馈数据包，并发送给所述USB接口单元，其中，所述第二测试数据的速率是所述第一测试数据的速率的两倍，所述第一反馈数据的速率是所述第二反馈数据的速率的两倍。

【技术特征摘要】

【专利技术属性】
技术研发人员：王亮，王帅鹏，
申请(专利权)人：北京创毅讯联科技股份有限公司，
类型：发明
国别省市：