用于半导体结构的管芯对管芯间隙控制及其方法技术

一个实施例是一种包括了衬底、第一管芯、以及第二管芯的结构。该衬底具有第一表面和与第一表面相对的第二表面。该衬底具有从第一表面向第二表面延伸的衬底通孔。第一管芯与衬底相接合，并且第一管芯与衬底的第一表面相连接。第二管芯与衬底相接合，并且第二管芯与衬底的第一表面相连接。第一管芯的第一边缘和第二管芯的第一边缘之间具有第一距离，并且该第一距离在与衬底的第一表面平行的方向上。第一距离等于或小于200微米。本发明专利技术还提供了一种用于半导体结构的管芯对管芯间隙控制及其方法。

【技术实现步骤摘要】

本专利技术涉及半导体领域，更具体地，本专利技术涉及一种。
技术介绍
自从集成电路(IC)发展以来，由于各种电子封装(S卩，晶体管、二极管、电阻器、电容器等)的集成密度持续提高，半导体工业经历了持续的迅速发展。就绝大部分而言，集成密度的这些发展源于最小封装尺寸的再三减小，这使得在给定的面积中可以集成更多的部件。 实际上，这些集成度的提高基本上都是二维的(2D)，使得集成封装所占用的面积基本上都位于半导体晶圆的表面上。密度的增大和集成电路面积的相应减小通常超过了将集成电路芯片直接接合在衬底上的能力。利用附加维度的不同的封装技术已被用于实现各种目的。一种封装件是中介层上一个芯片或多个芯片。中介层已被用于将芯片的球接触区域再分配到更大的中介层面积中。另一种发展是在有源管芯上堆叠管芯。这也使得封装件能够包括多个芯片并且减少了封装的足迹(footprint)。在处理过程中，这些封装件中的中介层或底部有源管芯大体上包括衬底通孔(TSV，也被称为“半导体通孔”或“硅通孔”)，并且在将中介层或底部管芯从晶圆中单分(singulate)出来之前，通常要将其他管芯连接在中介层或底部有源管芯。在管芯连接步骤之后，经常进一步处理包括中介层或底部有源管芯的晶圆，该处理通常包括各种热工艺。在该热工艺过程中，底部填充的热膨胀系数(CTE)或收缩可能导致晶圆翘曲。该翘曲可能会对TSV或封装件的其他部件(诸如，底部填充材料或凸块)施加应力。该应力可能导致TSV中产生裂缝、在凸块中产生裂缝或底部填充材料的分层。
技术实现思路
根据本专利技术的一个方面，提供了一种结构，包括衬底，具有第一表面和与所述第一表面相对的第二表面，所述衬底具有从所述第一表面向所述第二表面延伸的衬底通孔；第一管芯，与所述衬底相接合，所述第一管芯与所述衬底的所述第一表面相连接；以及第二管芯，与所述衬底相接合，所述第二管芯与所述衬底的所述第一表面相连接，所述第一管芯的第一边缘和所述第二管芯的第一边缘之间具有第一距离，所述第一距离在与所述衬底的所述第一表面平行的方向上，所述第一距离等于或小于200微米。在该结构中，进一步包括第三管芯，与所述衬底相接合，所述第三管芯与所述衬底的所述第一表面相连接，所述第二管芯的第二边缘和所述第三管芯的第一边缘之间具有第二距离，所述第二距离在与所述衬底的所述第一表面平行的方向上，所述第一距离和所述第二距离的总和等于或小于250微米。在该结构中，所述第一距离和所述第二距离均等于或小于125微米。在该结构中，进一步包括第四管芯，与所述衬底相接合，所述第四管芯与所述衬底的第一表面相连接，所述第三管芯的第二边缘和所述第四管芯的第一边缘之间具有第三距离，所述第三距离在与所述衬底的所述第一表面平行的方向上，所述第一距离、所述第二距离、和所述第三距离的总和等于或小于150微米。在该结构中，所述第一距离、所述第二距离、和所述第三距离均等于或小于50微米。 在该结构中，进一步包括底部填充材料，所述底部填充材料位于所述衬底和所述第一管芯以及所述衬底和所述第二管芯之间，所述底部填充材料位于所述第一管芯和所述第二管芯之间。在该结构中，所述衬底是中介层衬底。 在该结构中，所述衬底是有源管芯衬底。根据本专利技术的另一方面，提供了一种结构，包括衬底，具有第一表面和与所述第一表面相对的第二表面，所述衬底具有从所述第一表面向所述第二表面延伸的衬底通孔；第一管芯，与所述衬底相接合，所述第一管芯与所述衬底的所述第一表面相连接；第二管芯，与所述衬底相接合，所述第二管芯与所述衬底的所述第一表面相连接，所述第一管芯的第一边缘和所述第二管芯的第一边缘之间具有第一距离，所述第一管芯的第一边缘和所述第二管芯的第一边缘是第一邻近管芯边缘，所述第一距离等于或大于380微米；以及底部填充材料，位于所述第一管芯的第一边缘和所述第二管芯的第二边缘之间。在该结构中，所述第一距离小于600微米。在该结构中，进一步包括第三管芯，与所述衬底相接合，所述第三管芯与所述衬底的所述第一表面相连接，所述第二管芯的第二边缘和所述第三管芯的第一边缘之间具有第二距离，所述第二管芯的第二边缘和所述第三管芯的第一边缘是第二邻近管芯边缘，所述第二距离大于380微米。在该结构中，所述底部填充材料位于所述第二管芯的第二边缘和所述第三管芯的第一边缘之间。在该结构中，进一步包括第四管芯，与所述衬底相接合，所述第四管芯与所述衬底的所述第一表面相连接，所述第三管芯的第二边缘和所述第四管芯的第一边缘之间具有第三距离，所述第三管芯的第二边缘和所述第四管芯的第一边缘是第三邻近管芯边缘，所述第三距离大于380微米。在该结构中，所述底部填充材料位于所述第三管芯的第二边缘和所述第四管芯的第一边缘之间。在该结构中，所述衬底是中介层衬底、有源管芯衬底、或其组合。根据本专利技术的又一方面，提供了一种方法，包括将至少两个管芯与衬底的第一表面相接合，所述衬底具有在其中延伸的衬底通孔，所述至少两个管芯在所述至少两个管芯中的邻近管芯之间具有平均间隔，所述平均间隔位于与所述衬底的所述第一表面平行的方向上，所述平均间隔是200微米或更小；以及在接合所述至少两个管芯之后，对所述衬底的第二表面进行处理，所述第二表面与所述第一表面相对。在该方法中，所述处理包括穿过所述衬底的所述第二表面暴露出所述衬底通孔。在该方法中，进一步包括将底部填充材料分布在所述衬底和所述至少两个管芯中的每一个之间；以及固化所述底部填充材料，所述底部填充材料位于所述至少两个管芯中的邻近管芯之间。在该方法中，所述至少两个管芯包括三个管芯，所述平均间隔为125微米或更小。在该方法中，所述至少两个管芯包括四个管芯，所述平均间隔是50微米或更小。附图说明为了更全面地理解实施例及其优势，现将结合附图所进行的描述作为参考，其中图IA和图IB分别是根据实施例的四管芯两个半维度的集成电路(2. 5DIC)结构的截面图和布局图； 图2是描绘出晶圆翘曲与带有图IA和图IB中的结构的管芯对管芯间隔的关联的图表；图3A和图3B分别是根据另一个实施例的三管芯2. OTIC结构的截面图和布局图；图4A和图4B分别是根据又一个实施例的两管芯2. OTIC结构的截面图和布局图；图5是示出了根据实施例将平均间隙距离作为结构上的管芯数量的函数的图表；图6是根据实施例的从晶圆中单分出来的管芯；图7是根据实施例的带有图6所示的管芯的两管芯2. 5DIC结构的截面图；图8A和图8B是根据实施例的结构图像的一部分；图9A至图9H是根据实施例的形成结构的方法。具体实施例方式下面，详细讨论本专利技术各实施例的制造和使用。然而，应该理解，本专利技术提供了许多可以在各种具体环境中实现的可应用的概念。所讨论的具体实施例仅仅示出了制造和使用本专利技术的具体方式，而不用于限制本专利技术的范围。将结合具体语境，S卩，具有连接至无源中介层的管芯的两个半维度的集成电路(2. 5IC)结构来描述实施例。其他实施例也可以被应用于具有叠加的有源管芯的三维IC(3DIC)、具有与有源中介层连接的管芯的2. 5DIC等。图IA和图IB分别示出的是在根据实施例的处理过程中四管芯2. OTIC结构的截面图和布局图。结构10包括带有分别通过第一连接件26、第二连接件28、第三连接件30以及第四连接件32连接至本文档来自技高网...

【技术保护点】
一种结构，包括：衬底，具有第一表面和与所述第一表面相对的第二表面，所述衬底具有从所述第一表面向所述第二表面延伸的衬底通孔；第一管芯，与所述衬底相接合，所述第一管芯与所述衬底的所述第一表面相连接；以及第二管芯，与所述衬底相接合，所述第二管芯与所述衬底的所述第一表面相连接，所述第一管芯的第一边缘和所述第二管芯的第一边缘之间具有第一距离，所述第一距离在与所述衬底的所述第一表面平行的方向上，所述第一距离等于或小于200微米。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林俊成，卢思维，施应庆，王英达，郭立中，李隆华，郑心圃，余振华，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：