金属互连线的制造方法技术

本发明专利技术揭示一种金属互连线的制造方法，用于金属栅极工艺，包括：提供半导体衬底，其上形成有虚设栅极；在所述半导体衬底上依次覆盖阻挡层、应力层和第一层间介质层；进行第一次化学机械研磨；去除所述虚设栅极，形成金属栅极，所述金属栅极上形成有金属氧化层；覆盖第二层间介质层；刻蚀所述第二层间介质层、第一层间介质层和应力层，以形成开口；去除所述开口中暴露的金属氧化层和阻挡层；在所述开口中形成金属互连线。本发明专利技术用于提高金属互连线的电连特性。本发明专利技术所述金属互连线的制造方法能够保护有源区上的金属硅化物区在去除金属氧化层的同时保护金属硅化物区，提高金属栅极与金属互连线以及有源区与金属互连线的电连特性。

【技术实现步骤摘要】

本专利技术涉及集成电路制造领域，尤其涉及一种。
技术介绍
随着半导体器件的集成度越来越高，半导体器件工作需要的电压和电流不断降低，晶体管开关的速度也随之加快，随之对半导体工艺各方面要求大幅提高。现有技术工艺已经将晶体管以及其他种类的半导体器件组成部分做到了几个分子和原子的厚度，组成半导体的材料已经达到了物理电气特性的极限。随着栅极工艺进入了一个新的阶段，最早达到极限的部分就是组成半导体器件的栅极氧化层，又称栅介质层，现有的工艺通常采用二氧化硅(SiO2)作为栅极介质层的材料。同1995年晶体管中二氧化硅层相比，65纳米工艺的晶体管中的二氧化硅层已经缩小到只有前者的十分之一，达到仅有5个氧原子的厚度。作为阻隔栅极导电层和其下层(例如半导体衬底)之间的绝缘层，二氧化硅层已经不能再缩小了，否则产生的漏电流会让晶体管无法正常工作，如果提高有效工作的电压和电流，更会使芯片功耗增大到惊人的地步。因此，业界找到了比二氧化硅具有更高的介电常数和更好的场效应特性的材料-高介电常数材料(High-K Material)，用以更好的分隔栅极和晶体管其他部分，大幅减少漏电量。同时，为了与高介电常数材料兼容，采用金属材料代替原有多晶硅作为栅导电层材料，从而形成了新的栅极结构-金属栅极。一般的，在形成具有金属栅极的半导体器件结构后，继而在半导体器件上制造金属互连线，将需要电性引出的半导体器件的有源区及栅极电性引出。如图I所示，其为现有技术中金属互连线19的结构示意图，图I表示了几种金属互连线19的形成方式，例如，金属互连线19单独将有源区10中金属硅化物区13引出、金属互连线19单独将金属栅极12引出、以及金属互连线19并连引出有源区10中金属硅化物区13和金属栅极12，其他引出方式亦根据实际工艺确定。如图2所示，其为现有技术中金属互连线制造过程中的结构示意图，形成金属互连线的步骤如下首先在半导体衬底10上形成金属栅极12，并在金属栅极12两侧的半导体衬底10中形成有金属娃化物区13 ;接着,在半导体衬底10和金属栅极12上形成层间介质层17，并利用光刻和刻蚀工艺，刻蚀层间介质层17，以形成开口(via) 20，暴露出半导体衬底10和金属栅极12 ;然后，沉积金属层填充所述开口 20，以形成金属互连线，从而将需要引出的金属栅极12及半导体衬底10中的金属硅化物区13电性引出。然而，在实际制造工艺过程中，金属栅极12表面暴露于空气的部分易于被氧化，在金属栅极12上形成一层金属氧化层14。金属氧化层14阻挡后续沉积金属互连线层与金属栅极12的电性连接，导致半导体器件的异常断开的情况发生。因此，在形成金属互连线之前需要去除金属氧化层14。一般的，可以在沉积金属层之前，利用氩等离子束溅射，以去除金属栅极12上的金属氧化层14暴露出金属栅极12。然而，氩等离子束溅射同样会去除位于有源区11中的金属硅化物区13，减薄金属硅化物区13的厚度，同样影响金属互连线对有源区11的电性引出，同样导致半导体器件的异常断开的情况发生。
技术实现思路
本专利技术的目的是提供一种，以保护有源区上的金属硅化物区，以在去除金属氧化层的同时保护金属硅化物区，提高金属栅极与金属互连线以及有源区与金属互连线的电连特性。为解决上述技术问题，本专利技术提供一种用于金属栅极工艺的，包括提供半导体衬底，其上形成有虚设栅极；在所述半导体衬底上依次覆盖阻挡层、应力层和第一层间介质层；进行第一次化学机械研磨，直至暴露所述虚设栅极；·去除所述虚设栅极，形成金属栅极，所述金属栅极上形成有金属氧化层；在所述第一层间介质层和所述金属氧化层上覆盖第二层间介质层；刻蚀所述第二层间介质层、第一层间介质层和应力层，以形成开口，所述开口中暴露所述金属氧化层和阻挡层；利用离子轰击的方法去除所述开口中暴露的金属氧化层和阻挡层；在所述开口中形成金属互连线。进一步的，所述阻挡层的材质为氧化硅或氮氧化硅，所述阻挡层的材质的厚度为30 100埃。进一步的，在形成所述开口的步骤中，包括在所述第二层间介质层表面形成图案化的抗刻蚀层；以所述抗刻蚀层为掩膜，刻蚀所述第二层间介质层和第一层间介质层，以形成开口 ；去除所述抗刻蚀层和应力层。进一步的，所述抗刻蚀层包括底部抗反射涂层和位于所述底部抗反射层上的光刻月父层O进一步的，在所述开口中形成金属互连线的步骤，包括利用离子轰击的方法同时打开剩余的金属氧化物及阻挡层；在所述开口中覆盖金属粘着层；在所述金属粘着层上覆盖金属互连线层，所述金属互连线层完全填充所述开口 ；进行第二次化学机械研磨，直至暴露所述第二层间介质层。进一步的，所述第二层间介质层由底面向上依次包括第一氧化层、氮化层和第二氧化层。进一步的，所述第二氧化层的厚度为30埃 100埃。进一步的，所述氮化层的厚度为50埃 500埃。进一步的，利用氩等离子体溅射去除所述开口中暴露的金属氧化层和阻挡层。进一步的，所述虚设栅极的材质为多晶硅。进一步的，所述金属栅极两侧的半导体衬底中形成有金属硅化物区。进一步的，所述金属硅化物区的材质为镍硅化物、钴硅化物、钨硅化物、钛硅化物以及钽硅化物中的一种或其组合。进一步的，所述金属栅极的材质为铝或铝钛化合物。相比于现有技术，本专利技术的，通过在半导体衬底表面形成阻挡层，该阻挡层在去除金属栅极上的金属氧化层过程中，阻止有源区中的金属硅化物区的损伤，从而在去除金属氧化层的同时保护金属硅化物区，提高金属栅极与金属互连线以及有源区与金属互连线的电连特性。附图说明图I为现有技术中金属互连线的结构示意图。图2为现有技术中金属互连线制造过程中的一结构示意图。图3为本专利技术一实施例中金属互连线制造方法的流程示意图。图4 图13为本专利技术一实施例中金属互连线制造过程中的结构示意图。 具体实施例方式为使本专利技术的内容更加清楚易懂，以下结合说明书附图，对本专利技术的内容作进一步说明。当然本专利技术并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本专利技术的保护范围内。其次，本专利技术利用示意图进行了详细的表述，在详述本专利技术实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本专利技术的限定。本专利技术的核心思想在于，提供一种互连线的制造方法，通过在形成金属栅极的半导体衬底表面阻挡层，该阻挡层在去除金属栅极上的金属氧化层时，阻止有源区上的金属硅化物区的损伤。请参考图3，其为本专利技术一实施例中的流程示意图，该，包括以下步骤步骤SOl :如图4所示，提供半导体衬底100，其上形成有虚设栅极102a。所述半导体衬底100可以为单晶硅、多晶硅或者锗硅化合物等半导体材质；在所述半导体衬底100上形成有有源区101 ;所述半导体衬底100中还形成有各种掺杂区，例如N阱、P阱、以及轻掺杂源漏区(LDD);此外，所述半导体衬底100中还形成有其他各种元件隔离，例如浅沟槽隔离结构(STI)等用以形成半导体器件的必要结构；上述结构根据实际半导体器件制造工艺过程确定，为本领域技术人员所熟知
技术实现思路
，故在此不一一赘述。所述虚设栅极102a的材质为多晶硅，所述虚设栅极102a的形成步骤为在所述半导体衬底100上沉积一层多晶硅薄膜，可以采用化学气相沉积法形成，接着，在多晶硅薄膜上涂抹光刻胶，对光刻胶进行曝光和显影，图形化光刻胶，接下来以图形化的本文档来自技高网...

【技术保护点】
一种金属互连线的制造方法，包括：提供半导体衬底，其上形成有虚设栅极；在所述半导体衬底上依次覆盖阻挡层、应力层和第一层间介质层；进行第一次化学机械研磨，直至暴露所述虚设栅极；去除所述虚设栅极，形成金属栅极，所述金属栅极上形成有金属氧化层；在所述第一层间介质层和所述金属氧化层上覆盖第二层间介质层；刻蚀所述第二层间介质层、第一层间介质层和应力层，以形成开口，所述开口中暴露所述金属氧化层和阻挡层；利用离子轰击的方法去除所述开口中暴露的金属氧化层和阻挡层；在所述开口中形成金属互连线。

【技术特征摘要】

【专利技术属性】
技术研发人员：王新鹏，黄晓辉，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：