耗尽型VDMOS制造技术

本实用新型专利技术公开了提供一种耗尽型VDMOS，其中耗尽型VDMOS包括：一第一掺杂类型的掺杂衬底；形成于所述衬底一面上的第一掺杂类型的外延层；形成于所述外延层内的至少两个第二掺杂类型的深阱；以及形成于每个所述深阱两侧的两个第一掺杂类型的离子注入沟道区，其中，所述沟道区的长度范围为1μm~3μm，所述沟道区相互分开。本实用新型专利技术所提供的耗尽型VDMOS的沟道区是通过采用掩膜层的离子注入形成，因其精确的沟道区的结构以及高质量的栅极氧化层都能够保证更高的性能。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于半导体制造
，特别涉及一种耗尽型VDM0S。
技术介绍
垂直双扩散金属-氧化物半导体晶体管(vertical double-diffusion MOS,VDMOS),因其兼有双极晶体管和普通MOS器件的优点，无论开关应用还是线性应用，VDMOS都是理想的功率器件。VDMOS主要用于电机调速、逆变器、不间断电源、电子开关、高保真音响、汽车电器和电子镇流器等。VDMOS分为增强型VDMOS和耗尽型VDMOS。对于耗尽型VDM0S，因为在源漏极的氧化层内掺入了大量离子，即使在栅压VGS=O时，在氧化层的掺杂离子的作用下，衬底表层中会感应出与衬底掺杂类型相反多数载流子 形成反型层，即源-漏之间存在沟道区，只要在源-漏间加正向电压，就能产生漏极电流；当加上栅压VGS时，会使多数载流子流出沟道区，反型层变窄沟道区电阻变大，当栅压VGS增大到一定值时，反型层消失，沟道区被夹断(耗尽)，耗尽型VDMOS会关断。以N沟耗尽型VDMOS为例，在栅压VGS=O时，漏源之间的沟道区已经存在，所以只要在源漏极之间加上电压VDS，源漏极就有电流ID流通。如果增加栅压VGS，栅极与衬底之间的电场将使沟道区中感应更多的电子，沟道区变厚，沟道区的电导增大。如果在栅极加负电压，即栅压VGS < 0，就会在对应的器件表面感应出正电荷，这些正电荷抵消N沟道区中的电子，从而在衬底表面产生一个耗尽层，使沟道区变窄，沟道区电导减小。当负栅压增大到某一电压Vp时，耗尽区扩展到整个沟道区，沟道区完全被夹断(耗尽)，这时即使VDS仍存在，也不会产生漏极电流，即ID=0。VP称为夹断电压或阈值电压。传统技术在制造耗尽型VDMOS时，预先在栅极氧化层中掺入大量的正离子，当VGS=O时，这些正离子产生的电场能在P型衬底中“感应”出足够的电子，或者透过栅氧化层注入磷离子形成N型沟道区。即在传统技术中，耗尽型VDMOS的沟道区通过栅极氧化层中的掺杂离子感应形成的方法，沟道区的结构、位置和深度都是取决于栅极氧化层中的离子掺杂情况，并不容易确定，通过栅氧化层注入磷离子的方法，其注入区域不单单是沟道区，其它区域也会有磷离子注入，会对器件的耐压、漏电流等产生负面影响，同时栅氧化层质量也会由于离子注入受到影响。众所周知，耗尽型VDMOS沟道区的宽长比会影响沟道区的跨导，从而会影响耗尽型VDMOS的饱和电流、漏电流以及夹断电压等许多重要参数。而传统的耗尽型VDMOS的制造方法因为其对沟道区的位置以及沟道区的深度控制不够准确，同时对氧化层的离子注入也会对其他区域(例如源极区域和漏极区域)造成不利影响，从而无法制造出高品质的耗尽型VDMOS0因此如何精确控制沟道区的结构、位置和深度在耗尽型VDMOS的制造过程中已经成为一个急需解决的问题了。
技术实现思路
本技术提供一种耗尽型VDM0S，以达到能够准确控制沟道区的结构、位置以及沟道区深度的目的。为解决上述技术问题，本技术提供一种耗尽型VDM0S，包括一第一掺杂类型的掺杂衬底；形成于所述衬底一面上的第一掺杂类型的外延层；形成于所述外延层内的至少两个第二掺杂类型的深阱；以及形成于每个所述深阱两侧的两个第一掺杂类型的离子注入沟道区，其中，所述沟道区的长度范围为I μ πΓ3 μ m，所述沟道区相互分开。可选的，相邻的两个所述深阱之间的距离范围为I μ πΓ4μ m。可选的，形成所述沟道区的注入离子仅存在于所述沟道区内。可选的，所述耗尽型VDMOS还包括形成于所述深阱内并与所述沟道区连接的两个源区；形成于所述栅极结构两侧的部分源区上和栅极结构上的介质层；形成于所述深阱、两个源区和介质层上的源极；以及形成于所述衬底另一面漏极。可选的，所述耗尽型VDMOS还包括形成于所述源极两侧的外延层上的至少一个分压环。可选的，所述源区的掺杂类型为第一掺杂类型，掺杂浓度高于所述沟道区的掺杂浓度。可选的，所述源极和漏极的材料为铝、铜、金、银的一种或者其中几种的合金。在本技术中的耗尽型VDMOS结构中，其沟道区是通过使用掩膜层进行离子注入形成的，并非传统技术中的通过掺杂的栅极氧化层感应或通过栅氧化层注入离子生成沟道区。通过使用掩膜层进行离子注入生成的沟道区，可以通过掩膜层精确控制沟道区的位置和结构，通过调整离子注入的条件以精确控制沟道区深度以及掺杂浓度等参数。而且，本技术中形成沟道的离子注入区域仅存在于沟道区，而对栅极氧化层不存在离子注入，因此栅极氧化层的耐压能力会显著提升，同时也不存在现有技术中离子注入引起的漏电流等问题，同时，因为不需要对栅极氧化层进行离子注入，栅极氧化层的质量也得到了保证。精确的沟道区的结构以及高质量的栅极氧化层都能够保证高性能的耗尽型VDM0S。附图说明图I-图12为本技术实施例一的耗尽型VDMOS制造方法各步骤中结构剖面图；图13-图15为本技术实施例二的耗尽型VDMOS制造方法各步骤中结构剖面图；图16为本技术实施例二的耗尽型VDMOS结构的俯视图。具体实施方式本技术的核心思想在于利用掩膜层进行离子注入来实现耗尽型VDMOS的沟道区，通过使用掩膜层可以实现精确控制沟道区的位置和结构，通过调整离子注入的条件以精确控制沟道区深度以及掺杂浓度等参数。精确的沟道区的结构、位置和深度能够保证高性能的耗尽型VDMOS。为了使本技术的目的，技术方案和优点更加清楚，以下结合附图来进一步做详细说明。实施例一如图12所示，本技术实施例一的耗尽型VDMOS包括N型衬底101 ;形成于所述衬底101 —面上的N型外延层102 ;形成于所述N型外延层102内的至少两个P型掺杂深阱105 ;形成于每个深阱105两侧的两个N型离子注入沟道区108 ;形成于相邻的两个深阱105的两个沟道区108上并完全覆盖所述两个沟道区108的栅极氧化层111 ;形成于所述栅极氧化层111之上的栅极112 ;形成于所述深阱105内并与所述沟道区108连接的两个源区115 ;形成于所述栅极112两侧的部分源区115上和栅极112上的介质层116，形成于所述深阱105、部分源区115和介质层116上的源极117，以及形成于所述衬底101另一 面漏极118。图12中示出的深阱105为两个，对于耗尽型VDM0S，即使两个深阱105也是能够实现耗尽型VDMOS的相应功能，但是在实际应用中，通常选择成百上千个深阱组合在一起，本实施例中以两个深阱的情形进行描述。应当理解的是，对于包含成百上千个深阱的耗尽型VDM0S，只要在本实施例的基础上，对两个深阱进行扩展即可得到，对于本领域的技术人员来说，上述扩展属于现有技术，在这里不做详细描述。下面结合图I至图12对本技术实施例一的耗尽型VDMOS的制造方法的各步骤进行详细说明。如图I所示，提供一 N型衬底101，在所述衬底101上生长N型外延层102。所述外延层102的厚度会影响器件的耐压能力，外延层102的厚度越厚，器件的耐压能力越高。例如，器件耐压要求为600V时，所述外延层102的厚度范围为40μπΓ60μπι。接着，如图2和图3所示，在所述外延层102上形成图形化的第一掩膜层103，形成第一离子注入窗口 104 ;以所述第一掩膜层103为掩膜进行第一次离子注本文档来自技高网...

【技术保护点】
一种耗尽型VDMOS，其特征在于，包括：一第一掺杂类型的掺杂衬底；形成于所述衬底一面上的第一掺杂类型的外延层；形成于所述外延层内的至少两个第二掺杂类型的深阱；以及形成于每个所述深阱两侧的两个第一掺杂类型的离子注入沟道区，其中，所述沟道区的长度范围为1μm～3μm，所述沟道区相互分开。

【技术特征摘要】

【专利技术属性】
技术研发人员：赵金波，王维建，曹俊，
申请(专利权)人：杭州士兰集成电路有限公司，
类型：实用新型
国别省市：