阵列基板及阵列基板上扇出导线的制作方法、显示装置制造方法及图纸

本发明专利技术实施例提供阵列基板及阵列基板上扇出导线的制作方法、显示装置，涉及显示技术领域，能够减小阵列基板的扇出线路的线间距，制备出满足窄边框技术要求的阵列基板。本发明专利技术的阵列基板包括：基板；设置于基板上的栅绝缘层；设置于栅绝缘层上的扇出线路，扇出线路包括多条扇出导线，扇出导线包括设置于栅绝缘层上的非晶硅层、欧姆接触层以及源漏极层，扇出导线是通过在源漏极层上形成第一光刻胶，并对第一光刻胶进行半曝光显影工艺后，对非晶硅层、欧姆接触层、源漏极层、第一光刻胶采用刻蚀工艺，然后剥离第一光刻胶，形成第二光刻胶，对第二光刻胶进行全曝光显影工艺，以及对非晶硅层采用刻蚀工艺所形成的。

【技术实现步骤摘要】

本专利技术涉及显示
，尤其涉及阵列基板及阵列基板上扇出导线的制作方法、显示装置。
技术介绍
随着科技的不断进步，用户对显示设备的需求日益增加，TFT-IXD(Thin FilmTransistor-Liquid Crystal Display,薄膜场效应晶体管液晶显示器)也成为了手机、平板电脑等产品中使用的主流显示器。此外，随着显示设备的普及，用户对高色彩质量、高对比度、高可视角度、高响应速度且低功耗的需求越来越普遍，OLED(OrganicLight-EmittingDiode，有机发光二极管)显示器也开始逐渐进入用户的视野。对于当今显示设备行业，显示设备的窄边框化已经是一种发展趋势。窄边框技术要求阵列基板的扇出(Fanout)区域面积尽可能的小，也就是要求扇出线路的线间距尽可能的小，其中，扇出区域位于显示设备的面板(Panel)的周边位置。然而，采用现有技术制作而成的扇出线路的线间距最小为7 10 μ m左右，并不能满足窄边框的技术要求。
技术实现思路
本专利技术的实施例提供一种阵列基板及阵列基板上扇出导线的制作方法，能够减小阵列基板的扇出线路的线间距，制备出满足窄边框技术要求的阵列基板。为达到上述目的，本专利技术的实施例采用如下技术方案本专利技术提供一种阵列基板，包括基板；设置于所述基板上的栅绝缘层；设置于所述栅绝缘层上的扇出线路，所述扇出线路包括多条扇出导线，所述扇出导线包括设置于所述栅绝缘层上的非晶硅层、欧姆接触层以及源漏极层，所述扇出导线是通过在所述源漏极层上形成第一光刻胶，并对所述第一光刻胶进行半曝光显影工艺后，对所述非晶硅层、欧姆接触层、源漏极层、第一光刻胶采用刻蚀工艺，然后剥离第一光刻胶，形成第二光刻胶，对所述第二光刻胶进行全曝光显影工艺，以及对非晶硅层采用刻蚀工艺所形成的。相邻的所述扇出导线之间的距离在3至5微米的范围内。所述基板的材料为无碱玻璃。本专利技术还提供一种显示装置，包括对盒设置的彩膜基板和具有上述任意特征的阵列基板，以及填充于所述彩膜基板和阵列基板之间的液晶。本专利技术还提供一种显示装置，包括具有上述任意特征的阵列基板，以及形成于所述阵列基板之上的有机发光材料。本专利技术还提供一种阵列基板上扇出导线的制作方法，包括在基板的扇出区域上形成栅绝缘层、非晶硅层、欧姆接触层以及源漏极层；在所述源漏极层上形成第一光刻胶；对所述第一光刻胶进行半曝光工艺，灰化后形成光刻胶完全保留区域、光刻胶部分保留区域以及光刻胶完全去除区域，其中，所述光刻胶完全保留区域对应于扇出导线，所述光刻胶部分保留区域对应与扇出导线之间的间隔区域； 采用刻蚀工艺，刻蚀所述光刻胶部分保留区域的光刻胶，以及光刻胶完全去除区域对应的、光刻胶部分保留区域对应的所述源漏极层、欧姆接触层、非晶硅层，其中，保留部分所述非晶硅层；剥离所述光刻胶完全保留区域的光刻胶，在所述栅绝缘层、有源层、非晶硅层上形成第二光刻胶；对所述第二光刻胶进行全曝光工艺，灰化后形成光刻胶完全曝光区域以及光刻胶未曝光区域；采用刻蚀工艺，刻蚀所述光刻胶完全曝光区域对应的所述非晶硅层，以形成多条扇出导线。所述采用刻蚀工艺，刻蚀所述光刻胶部分保留区域的光刻胶，以及光刻胶完全去除区域对应的、光刻胶部分保留区域对应的所述源漏极层、欧姆接触层、非晶硅层，其中，保留部分所述非晶硅层，包括采用湿法刻蚀工艺，刻蚀所述光刻胶完全去除区域对应的所述源漏极层；采用干法刻蚀工艺，刻蚀所述光刻胶完全去除区域对应的所述欧姆接触层及非晶娃层;采用干法刻蚀工艺，刻蚀所述光刻胶部分保留区域的光刻胶；采用湿法刻蚀或干法刻蚀工艺，刻蚀所述光刻胶部分保留区域对应的所述源漏极层；采用干法刻蚀工艺，刻蚀所述光刻胶部分保留区域对应的所述欧姆接触层及非晶硅层，其中，保留部分所述非晶硅层。相邻的所述扇出导线之间的距离在3至5微米的范围内。所述基板的材料为无碱玻璃。本专利技术提供的阵列基板及阵列基板上扇出导线的制作方法，阵列基板包括基板，设置于基板上的栅绝缘层，以及设置于栅绝缘层上的扇出线路，扇出线路包括多条扇出导线，扇出导线包括设置于栅绝缘层上的非晶硅层、欧姆接触层以及源漏极层，扇出导线是通过在源漏极层上形成第一光刻胶，并对第一光刻胶进行半曝光显影工艺后，对非晶硅层、欧姆接触层、源漏极层、第一光刻胶采用刻蚀工艺，然后剥离第一光刻胶，形成第二光刻胶，对第二光刻胶进行全曝光显影工艺，以及对非晶硅层采用刻蚀工艺所形成的。通过该方案，由于在刻蚀源漏极层、欧姆接触层、非晶硅层之前，先对第一光刻胶采用了半曝光显影技术，再采用刻蚀技术刻蚀所述第一光刻胶的部分保留区域，因此使得刻蚀源漏极层、欧姆接触层、非晶硅层所形成的扇出导线的间距能够减小至3至5微米，从而制备出了满足窄边框技术要求的阵列基板。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以 根据这些附图获得其他的附图。图1为本专利技术提供的一种阵列基板结构示意图；图2为本专利技术提供的一种阵列基板制作方法流程图；图3为本专利技术提供的阵列基板制作过程中的阵列基板结构示意图一；图4为本专利技术提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结 构示意图二；图5为本专利技术提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结 构示意图三；图6为本专利技术提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结 构示意图四；图7为本专利技术提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结 构示意图五；图8为本专利技术提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结 构不意图7K ;图9为本专利技术提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结 构示意图七；图10为本专利技术提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结 构示意图八；图11为本专利技术提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结 构示意图九；图12为本专利技术提供的阵列基板上扇出导线制作过程中的阵列基板上扇出导线结 构示意图十。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于 本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例，都属于本专利技术保护的范围。需要说明的是本专利技术实施例的“上” “下”只是参考附图对本专利技术实施例进行说 明，不作为限定用语。本专利技术实施例提供的阵列基板，包括基板；设置于所述基板上的栅绝缘层；设置于所述栅绝缘层上的扇出线路，所述扇出线路包括多条扇出导线，所述扇出 导线包括设置于所述栅绝缘层上的非晶硅层、欧姆接触层以及源漏极层，所述扇出导线是 通过在所述源漏极层上形成第一光刻胶，并对所述第一光刻胶进行半曝光显影工艺后，对 所述非晶硅层、欧姆接触层、源漏极层、第一光刻胶采用刻蚀工艺，然后剥离第一光刻胶，形CN 102945854 A书明说4/7页成第二光刻胶，对所述第二光刻胶进行全曝光显影工艺，以及对非晶硅层采用刻蚀工艺所形成的。如图I所示，本专利技术实施例提供的阵列本文档来自技高网...

【技术保护点】
一种阵列基板，其特征在于，包括：基板；设置于所述基板上的栅绝缘层；设置于所述栅绝缘层上的扇出线路，所述扇出线路包括多条扇出导线，所述扇出导线包括设置于所述栅绝缘层上的非晶硅层、欧姆接触层以及源漏极层，所述扇出导线是通过在所述源漏极层上形成第一光刻胶，并对所述第一光刻胶进行半曝光显影工艺后，对所述非晶硅层、欧姆接触层、源漏极层、第一光刻胶采用刻蚀工艺，然后剥离第一光刻胶，形成第二光刻胶，对所述第二光刻胶进行全曝光显影工艺，以及对非晶硅层采用刻蚀工艺所形成的。

【技术特征摘要】

【专利技术属性】
技术研发人员：白金超，孙亮，丁向前，李梁梁，刘耀，
申请(专利权)人：京东方科技集团股份有限公司，北京京东方显示技术有限公司，
类型：发明
国别省市：