一种监测和补偿大尺寸芯片产品光刻拼接精度的方法技术

技术编号:8366521 阅读:180 留言:0更新日期:2013-02-28 04:25
本发明专利技术提供一种监测和补偿大尺寸芯片产品光刻拼接精度的方法,该方法包括步骤为:设计拼接光刻版;依次进行第一层曝光,包括对大尺寸芯片的拼接光刻和虚拟曝光场的曝光;进行第二层曝光,包括对大尺寸芯片的拼接光刻和虚拟曝光场的曝光;测量得到第二层曝光的虚拟曝光场的套刻测量结果,利用该套刻测量结果来监测和补偿第二层曝光的大尺寸芯片的光刻拼接精度。本发明专利技术利用虚拟曝光场设置测量标记,再利用此测量标记的测量得到的套刻测量结果来监测和补偿拼接光刻精度,克服了芯片的尺寸大于光刻机的曝光视场的难题,提升大尺寸芯片产品光刻拼接精度。

【技术实现步骤摘要】

本专利技术涉及集成电路装备制造
,特别涉及。
技术介绍
现行主流光刻机的曝光视场的最大面积为26*33mm,而实际应用中某些单个芯片的尺寸要大于光刻机的曝光场,例如全幅CIS的芯片尺寸为36*24mm,摄影棚用相机的尺寸为如60*60_。对于这种超过光刻机曝光视场的芯片的制造,需要使用拼接工艺来制造大于光刻视场的芯片。传统光刻中,芯片尺寸小于或者等于光刻机的曝光市场,单次曝光完成单个芯片的光刻。芯片周围的切割道(Scribe line)中可以放置线宽和套刻等测量标记对工艺进行监控。通过监控结果反馈和补偿光刻的套刻精度。在这种大尺寸芯片所需要的拼接光刻中光刻版上多个模块经过多次曝光拼接为一个芯片(有些模块如CIS芯片的感光模块会经过多次重复曝光拼接成更大的感光单元)。这种拼接模块之间都是芯片的电路图形,无法放置测量标记如套刻标记或者只能放置部分套刻标记,例如可以放置在非拼接的一侧的切割道上。但套刻误差的数学模型中,包含场间误差和场内误差,其中场内误差必须要有曝光场上下左右四个角的套刻误差测量结果。对于拼接光刻的模块,无法在上下左右四个角都放置套刻测量标记,只能放置部分套刻标记。所以放置部分套刻标记是无法测量出场内误差的。这就表明对于大尺寸芯片的光刻工艺中,光刻的套刻精度和拼接精度无法被监控和补偿,这对大尺寸芯片的生产造成很大的难度。如何监控和补偿拼接光刻工艺的拼接精度是需要解决的难题。
技术实现思路
本专利技术的目的在于提供。—种监测和补偿大尺寸芯片产品光刻拼接精度的方法,在光刻拼接工艺中,通过在大尺寸芯片区域外同时进行等于或者小于光刻机曝光视场的光刻,形成所谓虚拟曝光场,利用虚拟曝光场的套刻监测标记或其他测量标记的套刻测量结果来监测和补偿大尺寸芯片区域的光刻拼接精度,从而提升大尺寸芯片产品光刻拼接精度。本专利技术的一种监测和补偿大尺寸芯片光刻拼接精度的方法,包括如下步骤步骤SOl :设计拼接光刻版;步骤S02 :进行第一层曝光,包括对大尺寸芯片的拼接光刻和虚拟曝光场的曝光;步骤S03 :进行第二层曝光,包括对所述第二层曝光的大尺寸芯片的拼接光刻和虚拟曝光场的曝光;步骤S04:以第一层曝光后得到的虚拟曝光场为基准,测量得到所述第二层曝光的虚拟曝光场的套刻测量结果;步骤S05 :利用所述套刻测量结果来监测和补偿所述第二层曝光的大尺寸芯片的光刻拼接精度。优选地,所述第一层为集成电路制造工艺多个层次中的任意一层,第一层曝光为该任意一层的曝光,所述第二层为所述第一层的后续任意一层。优选地,所述第二层为所述第一层的后续任意一层,所述第二层曝光为该后续任意一层的曝光。优选地,所述虚拟曝光场包含所述拼接光刻版版形和测量标记,并且所述虚拟曝光场不大于光刻机最大视场尺寸。优选地,利用所述虚拟曝光场的测量标记来测量得到所述套刻测量结果。优选地,所述测量标记为套刻监测标记或其他测量标记。优选地,所述测量标记在光刻机最大视场尺寸内并且放置在所述拼接光刻版版形区的最外围四周。优选地,在步骤S04中,分别以第一层曝光和第二层曝光的所述虚拟曝光场的测量标记来测量得到所述第二层曝光的虚拟曝光场的套刻测量结果。优选地,所述的拼接光刻版版形是由小尺寸图形组合而成。优选地,所述的小尺寸图形之间有遮光带。优选地,所述测量标记与所述小尺寸图形之间的距离不小于所述遮光带尺寸的最小值。优选地,所述虚拟曝光场是对所述拼接光刻版的版形进行一次曝光得到的。优选地,还可以重复步骤S03-S05进行后续的每一层曝光,监测和补偿对后续每一层曝光的大尺寸芯片的光刻拼接精度。优选地,所述大尺寸芯片,包括图像传感器类型的芯片。本专利技术的,在对大尺寸芯片的光刻拼接工艺中,通过在大尺寸芯片区域外形成带有测量标记的虚拟曝光场,利用该虚拟曝光场的测量标记来测量得到虚拟曝光场的套刻测量结果,从而利用此套刻测量结果来监测和补偿大尺寸芯片区域的光刻拼接精度,从而提升大尺寸芯片产品光刻拼接精度。附图说明图I是本专利技术的一种监测和补偿大尺寸芯片光刻拼接精度的方法的一个较佳实施例的制作方法流程图图2是上述较佳实施例中的拼接光刻版示意图,其中a,b, c是需要进行拼接的小尺寸图形模块图3是上述较佳实施例中的完成拼接后的单一的大尺寸芯片的图形布局示意4是上述较佳实施例中带有套刻监测标记的拼接光刻版示意5是上述较佳实施例中完成了拼接光刻及虚拟曝光场的曝光后的硅片示意图标号说明51 :硅片52:大尺寸芯片53 :虚拟曝光场21 :光刻版遮光带22 :套刻监测标记具体实施例方式体现本专利技术特征与优点的一些典型实施例将在后段的说明中详细叙述。应理解的是本专利技术能够在不同的示例上具有各种的变化,其皆不脱离本专利技术的范围,且其中的说明及图示在本质上当作说明之用,而非用以限制本专利技术。 上述及其它技术特征和有益效果,将结合实施例及附图1-5对本专利技术的一种监测和补偿大尺寸芯片光刻拼接精度的方法进行详细说明。图I是本专利技术的一种监测和补偿大尺寸芯片光刻拼接精度的方法的一个较佳实施例的流程示意图。在本实施例中,一种监测和补偿大尺寸芯片光刻拼接精度的方法包括步骤SOl S04。请参阅图1,图I为本专利技术的一种监测和补偿大尺寸芯片光刻拼接精度的方法的较佳实施例的流程示意图。请参阅图1,如图所示,在本专利技术的该实施例中,一种监测和补偿大尺寸芯片光刻拼接精度的方法包括如下步骤步骤SOl :设计拼接光刻版。请参阅图2,图2是本实施例中的拼接光刻版不意图,其中a, b, c是需要进行拼接的小尺寸图形模块。拼接光刻版的版形是由不同小尺寸图形模块如图中a、b和c组合而成,小尺寸图形模块a、b和c之间有遮光带21。请参阅图3,图3是完成拼接后的单一的大尺寸芯片52的图形布局示意图。步骤S02 :进行第一层曝光,包括对大尺寸芯片52的拼接光刻和虚拟曝光场53的曝光。需要说明的是,本专利技术中,第一层可以是集成电路制造工艺中的多个层级中的任意一层,第一层曝光是对该任意一层的曝光,本实施例中,选择有源层为第一层,这不用于限制本专利技术。大尺寸芯片包括但不限于是图像传感器类型的芯片。先以小尺寸图形a,b和c的曝光场通过重复或组合曝光的方式完成大尺寸芯片52的拼接光刻;接着,将拼接光刻版放大曝光区域,完成带有套刻监测标记22的虚拟曝光场53的曝光。具体地,虚拟曝光场53不大于光刻机最大视场尺寸。虚拟曝光场53包含光刻版版形和测量标记,测量标记为套刻监测标记22或其他测量标记,请参阅图4,在本实施例中,所选用的测量标记为但不限于是套刻监测标记22,图4为带有套刻监测标记22的拼接光刻版示意图,图中a,b和c均为小尺寸图形模块。在拼接光刻版的版形区的最外围四周放置有套刻监测标记22,在本实施例中,套刻监测标记22位于拼接光刻版的版形区的最外围上下左右四个角处,并且套刻监测标记22在光刻机最大视场尺寸内。该套刻监测标记22距离小尺寸图形a,b和c的距离均大于或等于遮光带21尺寸的最小值。步骤S03:进行第二层曝光,包括对该层曝光的大尺寸芯片52的拼接光刻和虚拟曝光场53的曝光。需要说明的是,本专利技术中,第二层为步骤S02中第一层的后续任意一层,第二层曝光是该后续任意一层的曝光。在该实施例中,第二层曝光是对有源层曝光后的后续一层的曝光,这不用于限制本专利技术范围。步骤S本文档来自技高网...

【技术保护点】
一种监测和补偿大尺寸芯片光刻拼接精度的方法,其特征在于,包括如下步骤:步骤S01:设计拼接光刻版;?步骤S02:进行第一层曝光,包括对大尺寸芯片的拼接光刻和虚拟曝光场的曝光;?步骤S03:进行第二层曝光,包括对所述第二层曝光的大尺寸芯片的拼接光刻和虚拟曝光场的曝光;步骤S04:?以第一层曝光后得到的虚拟曝光场为基准,测量得到所述第二层曝光的虚拟曝光场的套刻测量结果;步骤S05:利用所述套刻测量结果来监测和补偿所述第二层曝光的大尺寸芯片的光刻拼接精度。

【技术特征摘要】

【专利技术属性】
技术研发人员:袁伟
申请(专利权)人:上海集成电路研发中心有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1