本发明专利技术公开了一种兼容集成制造硅晶体二极管三极管的方法。它包括如下步骤：在N-/N+型硅片的N-面上氧化、光刻、扩散入P型杂质，形成硅晶体三极管的P+型基区（B）和硅晶体二极管的P+型正极（+）区；在硅晶体三极管的P+型基区（B）上定域扩散入N型杂质，形成三极管的发射区（E），同时于硅晶体二极管的P+型正极（+）区周围选择扩散入N+型杂质，形成硅晶体二极管的负极（-）区；在各杂质扩散区上光刻开出引线孔、蒸发铝金属、光刻电极内引线、合金，制成硅晶体二极管三极管的集成芯片。本发明专利技术简化了集成工艺流程，降低生产成本，提高产品性价比。
【技术实现步骤摘要】
本专利技术涉及半导体器件的制造方法，尤其涉及一种兼容集成制造硅晶体二极管三极管的的方法。
技术介绍
硅功率晶体三极管在绿色照明等专业电路应用中需要对反向电压偏置状态的硅晶体三极管EB结加以讯号旁路保护，以防止外来的异动负脉冲电压干扰电路工作或损坏硅晶体三极管EB结，当前常用的简易方法是在硅晶体三极管的基极(B)和发射极(E)之间并联外接一只硅晶体二极管，在电路处于正常工作状态下，此保护硅晶体二极管为截止状态，闲置不用。但当硅晶体三极管基极端突然出现一反向尖峰电压时，担任保护的硅晶体二极管瞬间正向导通，将外来反向脉冲旁路化解，防止对电路造成干扰和保障硅晶体三极管EB结的安全。此保护硅晶体二极管主要起正向导通作用，其反向击穿电压Vk能保持在IOV 左右即可，此耐压要求正好与普通功率硅晶体三极管的反偏EB结耐压水平相匹配，为此易于在硅晶体三极管里实行集成。
技术实现思路
本专利技术的目的是克服现有技术的不足，提供。兼容集成制造硅晶体二极管三极管的方法包括如下步骤 1)在N7N+型硅片的N—面上氧化、光刻、扩散入P型半导体杂质，形成硅晶体三极管的P+型基区(B)和硅晶体二极管的P+型正极(+ )区； 2)在硅晶体三极管的P+型基区(B)上光刻、定域扩散入N+型杂质，形成硅晶体三极管的N+型发射区(E)，同时于硅晶体二极管的P+型正极(+ )区周围选择扩散入N+型杂质，形成硅晶体二极管的负极(_)区； 3)在P+型杂质扩散区和N+型杂质扩散区表面光刻开出引线孔、蒸发铝金属、光刻电极内引线并互联、合金，制成硅晶体二极管三极管的集成芯片。所述的N—/N+型硅片的N—层的电阻率为3(Γ90 Ω cm, NVN+型硅片的N—层的厚度为60^100 μ m0所述的P型扩散的半导体杂质为硼，扩散温度为1220°C 1240°C，扩散时间为2飞小时。N型扩散的半导体杂质为磷，扩散温度为1130°C 1150°C，扩散时间为3飞小时。所述的硅晶体二极管P+型正极(+ )区和硅晶体二极管N+型负极(-)区的形状为圆形或四边形。所述的电极内引线是硅晶体三极管的基极(B)与硅晶体二极管的负极(_)极互联、硅晶体三极管的发射极(E)与硅晶体二极管的正极(+ )极互联。按照当前集成电路中硅晶体三极管和二极管的传统制造方法，则在制造单独硅晶体三极管的工艺步骤之外，为在硅晶体三极管芯片上实现硅晶体二极管三极管集成，至少需增加二道以上的杂质扩散与光刻工序，这样势必增加生产成本，从而失去市场竞争优势。因此迄今为止，仍未见相应的集成产品面世。本专利技术独创性的应用半导体杂质在硅中的侧向扩展效应，提出一种集成制造保护硅晶体二极管的新方法，在不额外增加任何工序步骤和不增加光刻板的前提下，仅采用常规平面工艺，通过合理设计版图和精细工艺控制技术，便能在制造硅晶体三极管芯片的基础上方便的集成入EB结反偏保护硅晶体二极管。从器件外表看，完全属于单个硅晶体三极管封装形式，本专利技术的保护硅晶体二极管只是寄寓在硅晶体三极管芯片内而已，此硅晶体二极管区域面积仅占到所配套硅晶体三极管管芯面积的百分之一左右。因而本专利技术的硅晶体二极管三极管集成产品成本较低，性价比较高，经济效益显著。附图说明 图I是兼容集成制造硅晶体二极管三极管方法的工艺流程 图2是传统集成制造硅晶体二极管三极管的工艺流程图。 具体实施例方式硅功率三极管在本专利技术的硅晶体二极管三极管集成中担当的是主角，因此首先是它必须满足电路对于反向耐压、功率、开关速度等方面电性能的要求，为此在选取硅材料和工艺方案实施上皆围着此目标进行，而在制造硅晶体三极管过程中，用兼容工艺实现其集成化。兼容集成制造硅晶体二极管三极管的方法包括如下步骤 1)在N7N+型硅片的N—面上氧化、光刻、扩散入P型半导体杂质，形成硅晶体三极管的P+型基区(B)和硅晶体二极管的P+型正极(+ )区； 2)在硅晶体三极管的P+型基区(B)上光刻、定域扩散入N+型杂质，形成硅晶体三极管的N+型发射区(E)，同时于硅晶体二极管的P+型正极(+ )区周围选择扩散入N+型杂质，形成硅晶体二极管的负极(_)区； 3)在P+型杂质扩散区和N+型杂质扩散区表面光刻开出引线孔、蒸发铝金属、光刻电极内引线并互联、合金，制成硅晶体二极管三极管的集成芯片。所述的N_层硅片的电阻率为3(Γ90Ωα !，Ν_层硅片的厚度为6(Γ 00 μ m。所述的P型扩散的半导体杂质为硼，扩散温度为1220°C 1240°C，扩散时间为2飞小时。N型扩散的半导体杂质为磷，扩散温度为1130°C 1150°C，扩散时间为3飞小时。所述的硅晶体二极管P+型正极(+ )区和硅晶体二极管N+型负极(-)区的形状为圆形或四边形。所述的电极内引线是硅晶体三极管的基极(B)与硅晶体二极管的负极(_)极互联、硅晶体三极管的发射极(E)与硅晶体二极管的正极(+ )极互联。以下结合实施例对本专利技术作进一步说明 实施例I: 选取N—层电阻率为30 Ω Cm, N—层厚度为60 μ m的『/N+型硅片。I)在N7N+型硅片的N—面上氧化、光刻、扩散入P+型半导体杂质，形成硅晶体三极管的P+型基区(B)和硅晶体二极管的P+型正极(+ )区。P+型硼杂质扩散温度为1220°C，扩散时间为5小时。2) 在硅晶体三极管的P+型基区(B)上光刻、定域扩散入N+型杂质，形成硅晶体三极管的N+型发射区(E)，同时于硅晶体二极管的P+型正极(+ )区周围选择扩散入N+型杂质，形成硅晶体二极管的负极(-)区。N+型扩散杂质为磷，扩散温度为1130°C，扩散时间为5小时。3) 在各个杂质扩散区表面光刻开出引线孔、蒸发铝金属、光刻电极内引线并互联、合金，制成硅晶体二极管三极管的集成芯片。4)硅晶体三极管的基极(B)和发射极(E)的内电极引线为梳状结构。硅晶体二极管P+型正极(+)扩散区和N+型负极(-)扩散区的形状为正方形。5)电极内引线联结方式是硅晶体三极管的基极(B)与硅晶体二极管的负极(_)极互联、硅晶体三极管的发射极(E)与硅晶体二极管的正极(+ )极互联。实施例2: 选取N_层电阻率为50 Ω cm, N_层厚度为70 μ m的『/N+型硅片。 I)在N7N+型硅片的N—面上氧化、光刻、扩散入P+型半导体杂质，形成硅晶体三极管的P+型基区(B)和硅晶体二极管的P+型正极(+ )区。P+型硼杂质扩散温度为1230°C，扩散时间为4小时。2) 在硅晶体三极管的P+型基区(B)上光刻、定域扩散入N+型杂质，形成三极管的N+型发射区(E)，同时于硅晶体二极管的P+型正极(+ )区周围选择扩散入N+型杂质，形成硅晶体二极管的负极(_)区。N+型扩散杂质为磷，扩散温度为1140°C，扩散时间为4小时。3) 在各个杂质扩散区表面光刻开出引线孔、蒸发铝金属、光刻电极内引线并互联、合金，制成硅晶体二极管三极管的集成芯片。4)硅晶体三极管的基极(B)和发射极(E)的内电极引线为梳状结构。硅晶体二极管P+型正极(+)扩散区和N+型负极(-)扩散区的形状为长方形。5)电极内引线联结方式是硅晶体三极管的基极(B)与硅晶体二极管的负极(_)极互联、硅晶体三极管的发射极(E)与硅晶体二极管的正极(+ )极互联。实施例3 选取N—层电本文档来自技高网...
【技术保护点】
一种兼容集成制造硅晶体二极管三极管的方法，其特性在于包括如下步骤：1）在N？/N+型硅片的N？面上氧化、光刻、扩散入P型半导体杂质，形成硅晶体三极管的P+型基区（B）和硅晶体二极管的P+型正极（+）区；2）在硅晶体三极管的P+型基区（B）上光刻、定域扩散入N+型杂质，形成硅晶体三极管的N+型发射区（E），同时于硅晶体二极管的P+型正极（+）区周围选择扩散入N+型杂质，形成硅晶体二极管的负极（？）区；3）在P+型杂质扩散区和N+型杂质扩散区表面光刻开出引线孔、蒸发铝金属、光刻电极内引线并互联、合金，制成硅晶体二极管三极管的集成芯片。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈福元，毛建军，胡煜涛，朱志远，王铮，任亮，杨希望，
申请(专利权)人：杭州杭鑫电子工业有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。