本发明专利技术披露的实施例包括半导体结构。半导体结构包括第一III-V化合物层。第二III-V化合物层设置在第一III-V化合物层上并且成分与第一III-V化合物层不同。一界面被限定在第一III-V化合物层和第二III-V化合物层之间。栅极设置在第二III-V化合物层上。源极部件和漏极部件设置在栅极的相对侧上。源极部件和漏极部件中的每个都包括至少部分地嵌入第二III-V化合物层中的相应金属部件。相应金属间化合物位于每个金属部件之下。每个金属间化合物都与位于界面处的载流子通道接触。
【技术实现步骤摘要】
本披露主要涉及半导体结构，并且尤其涉及高电子迁移率晶体管(HEMT)和用于形成高电子迁移率晶体管的方法。
技术介绍
在半导体技术中，由于其特性，III-V半导体化合物被用于形成多种集成电路器件，诸如，高功率场效应晶体管、高频晶体管、或高电子迁移率晶体管(HEMT)。HEMT是结合在具有不同带隙的两种材料之间的结(即，异质结)作为通道而不是掺杂区域的场效应晶体管，其通常是用于MOSFET的情况。HEMT具有多个有吸引力的性能，包括高电子迁移率和在高频发送信号的能力等。虽然以上注意到具有吸引力的性能，但是在开发基于III-V半导体化合物的器件方面，存在申请人已知的多个挑战。例如，由于氮化镓材料和基板材料之间的性能差异(例 如，点阵常数和热膨胀系数)，可能很难在某些基板(特别是硅)上生长高质量氮化镓材料。而且，形成满足对某些应用的性能要求的氮化镓材料器件一直都具有挑战性。
技术实现思路
根据本专利技术的一方面，提供一种半导体结构，包括第一 III-V化合物层；第二III-V化合物层，设置在所述第一 III-V化合物层上，并且成分与所述第一 III-V化合物层不同，其中，在所述第一 III-V化合物层和所述第二 III-V化合物层之间限定一界面；栅极，设置在所述第二 III-V化合物层上；以及源极部件和漏极部件，设置在所述栅极的相对侧上，所述源极部件和所述漏极部件中的每个都包括至少部分地嵌入所述第二 III-V化合物层中的相应金属间化合物，其中，每个金属间化合物都不含Au并且包括Al、Ti或Cu，并且与位于所述界面处的载流子通道接触。优选地，每个金属间化合物都覆盖所述第二 III-V化合物层的一部分上。优选地，每个金属间化合物都嵌入所述第二 III-V化合物层中和所述第一 III-V化合物层的顶部中。优选地，每个金属间化合物都具有不平坦的顶面。优选地，每个金属间化合物都不含Au，并且包括AIN、TiN, Al3Ti或AlTi2N。优选地，该半导体结构进一步包括介电保护层，所述介电保护层的至少一部分被夹入所述金属间化合物的一部分和所述第二 III-V化合物层的顶面之间。优选地，每个金属间化合物都具有顶宽和底宽，所述顶宽宽于所述底宽。优选地，所述第二 III-V化合物层具有在约5nm到约50nm范围的厚度。优选地，所述栅极包括氮化钛(TiN)或钨(W)。优选地，所述第二 III-V化合物层包括AlGaN、AlGaAs、*AlInP。根据本专利技术的另一方面，提供一种半导体结构，包括氮化镓(GaN)层，设置在基板上；氮化铝镓(AlGaN)层，设置在所述GaN层上；栅极，设置在所述AlGaN层上；以及源极部件和漏极部件，设置在所述栅极的相对侧上，所述源极部件和所述漏极部件中的每个都包括至少部分地嵌入所述AlGaN层中的相应金属间化合物，其中，每个金属间化合物都具有不平坦顶面。优选地,每个金属间化合物都覆盖所述AlGaN层的一部分上。优选地，每个金属间化合物都具有顶宽和底宽，所述顶宽宽于所述底宽。优选地，该半导体结构进一步包括介电保护层，所述介电保护层的至少一部分被夹入所述金属间化合物的一部分和所述AlGaN层的顶面之间。优选地,每个金属间化合物都不含Au并且包括Al、Ti或Cu。优选地，每个金属间化合物都不含Au并且包括AlN、TiN、Al3Ti或AlTi2N。优选地，每个金属间化合物都被嵌入在所述AlGaN层和所述GaN层的顶部部分中。 优选地，所述基板包括硅、碳化硅或蓝宝石。优选地，所述AlGaN层具有在约5nm到约50nm范围的厚度。根据本专利技术的再一方面，提供一种形成半导体结构的方法，所述方法包括提供第一III-V化合物层；在所述第一 III-V化合物层上外延生长第二 III-V化合物层，其中，一界面被限定在所述第一 III-V化合物层和所述第二 III-V化合物层之间；部分地蚀刻所述第二 III-V化合物层，以在所述第二 III-V化合物层中形成两个凹槽；在两个凹槽中的每个中形成金属部件；对所述金属部件进行退火，以形成相应金属间化合物，每个金属间化合物都与位于所述界面处的载流子通道接触；以及在所述金属间化合物之间的所述第二 III-V化合物层上形成栅极。附图说明本披露的多个方面从以下详细描述和附图最好地理解。需要强调，根据工业中的标准实践，多种特征不按比例绘制。实际上，为了论述清楚起见，多种特征的尺寸可以任意地增加或减小。图IA是根据本披露的一个实施例的具有高电子迁移率晶体管(HEMT)的半导体结构的横截面图。图IB是根据本披露的另一实施例的具有HEMT的半导体结构的横截面图。图2是根据本披露的一个或多个实施例的形成具有HEMT的半导体结构的方法的流程图。图3至图8是根据图2的方法的一个实施例在制造的多个阶段具有HEMT的半导体结构的横截面图。图9至图16是根据图2的方法的另一实施例在制造的多个阶段的具有HEMT的半导体结构的横截面图。具体实施例方式以下详细地论述示意性实施例的制造和使用。然而，将想到，本披露提供可以在多种特定上下文中具体化的多种可应用专利技术思想。所论述的特定实施例仅是示意性的并且不限制本披露的范围。图IA和图IB是根据本披露的一个或多个实施例的半导体结构100和101的横截面图，每个半导体结构都具有高电子迁移率晶体管(HEMT)。图2是根据本披露的一个或多个实施例的形成具有HEMT的半导体结构的方法200的流程图。图3至图8是根据图2的方法200的一个实施例的在制造的多个阶段的具有HEMT的半导体结构100的横截面图。图9至图16是根据图2的方法200的另一实施例的在制造的多个阶段的具有HEMT的半导体结构101的横截面图。应该注意，在图2的方法200之前、期间或之后可以提供附加处理。多个附图已经被简化用于本披露的专利技术思想的更好理解。参考图1A，示出具有HEMT的半导体结构100。半导体结构100包括基板102。在一些实施例中，基板102包括碳化硅(SiC)基板、蓝宝石基板或硅基板。半导体结构100还包括形成在两个不同半导体材料层(诸如，具有不同带隙的材料层)之间的异质结。例如，半导体结构100包括无掺杂窄带隙通道层和宽带隙η型供体提供层(donor supply layer)。在至少一个实施例中，半导体结构100包括形成在基板102上的第一 III-V化合物层(或称为通道层)104和形成在通道层104上的第二 III-V化合物层(或称为供体提供层)106。通道层104和供体提供层116是由元素周期表中的III-V族制成的化合物。然而，通道层104和供体提供层106的成分相互不同。通道层104不掺杂 或者非故意掺杂(WD)的。在半导体结构100的本实例中，通道层104包括氮化镓(GaN)层(还称为GaN层104)。供体提供层106包括氮化铝镓(AlGaN)层(还称为AlGaN层106)。GaN层104和AlGaN层106相互直接接触。在另一实例中，通道层104包括GaAs层或InP层。供体提供层106包括AlGaAs层或AlInP层。GaN层104是不掺杂的。可替换地，GaN层104非故意掺杂的，诸如，由于前体用于形成GaN层104导致具有η-型的轻掺杂。在一个实例中，GaN层104具有在本文档来自技高网...
【技术保护点】
一种半导体结构，包括：第一III？V化合物层；第二III？V化合物层，设置在所述第一III？V化合物层上，并且成分与所述第一III？V化合物层不同，其中，在所述第一III？V化合物层和所述第二III？V化合物层之间限定一界面；栅极，设置在所述第二III？V化合物层上；以及源极部件和漏极部件，设置在所述栅极的相对侧上，所述源极部件和所述漏极部件中的每个都包括至少部分地嵌入所述第二III？V化合物层中的相应金属间化合物，其中，每个金属间化合物都不含Au并且包括Al、Ti或Cu，并且与位于所述界面处的载流子通道接触。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：陈柏智，余俊磊，姚福伟，许竣为，杨富智，蔡俊琳，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。