一种提高多层整合光罩工艺套准精度的光刻曝光方法技术

本发明专利技术提供一种提高多层整合光罩工艺套准精度的光刻曝光方法，包括以下顺序步骤：先使用第一掩模板图形对硅片物理尺寸内部分进行曝光；后使用第二掩模板图形对硅片物理尺寸外部分进行曝光，所述第一掩模板图形和第二掩模板图形设置在同一掩模板上。。本发明专利技术提供的光刻曝光方法能有效解决套准精度低下和光学镜头局部受热不均匀的问题。

【技术实现步骤摘要】

本专利技术涉及微电子制造领域，尤其涉及一种可提高多层整合光罩工艺套准精度的光刻曝光方法。
技术介绍
光刻技术伴随集成电路制造工艺的不断进步，线宽的不断缩小，半导体器件的面积正变得越来越小，半导体的布局已经从普通的单一功能分离器件，演变成整合高密度多功能的集成电路；由最初的IC (集成电路)随后到LSI (大规模集成电路)、VLSI (超大规模集成电路)，直至今天的ULSI (特大规模集成电路)，器件的面积进一步缩小，功能更为全面强大。考虑到工艺研发的复杂性，长期性和高昂的成本等等不利因素的制约，如何在现有技术水平的基础上进一步提高器件的集成密度，缩小芯片的面积，在同一枚硅片上尽可能多的得到有效的芯片数，从而提高整体利益，将越来越受到芯片设计者，制造商的重视。在半导体制造中，掩模板充当着载体的角色，正是依靠它，光刻能够在硅片上实现设计者的思路，让半导体实现各种功能。随着光刻技术不断向更为细小的技术节点迈进，掩模板的价格也不断激增。多层整合光罩(Multi-layer Mask，MLM)是将多层使用同一类光刻曝光设备的光刻工艺层放在同一块掩模板上，能够最大限度的使用掩模板，进而节约成本。这种方式被广大的客户接受，成为业界一种普遍商业模式。这种掩模板的布局模式对于步进式重复曝光光刻机(Stepper)而言会造成光学镜头局部受热不均匀的问题。这一问题会导致图形形变恶化，进而降低光刻机的套准精度表现。随着技术不断前进，产品套准规格的要求越发严格，这一问题正不断突显出来。现有的掩模板工件台中，由于其没有移动装置，当曝光多层整合光罩设计的掩模板时，对于步进式重复曝光光刻机会造成光学镜头局部受热不均匀的问题。这一问题会导致图形形变恶化，进而降低光刻机的套准精度。
技术实现思路
本专利技术针对现有技术中存在的不足之处，提供一种解决方法，用非当前层的掩模板图形在硅片物理尺寸以外曝光MLM掩模板其余部分，进而实现镜头的均匀受热，从而能够弥补由局部光学镜头受热不均匀产生的危害，以提高了套准精度。为了实现上述目的，本专利技术提供，包括以下顺序步骤先使用第一掩模板图形对硅片物理尺寸内部分进行曝光；后使用第二掩模板图形对硅片物理尺寸外部分进行曝光，所述第一掩模板图形和第二掩模板图形设置在同一掩模板上。本专利技术还提供另外，包括以下顺序步骤先使用第一掩模板图形对硅片物理尺寸外部分进行曝光；后使用第二掩模板图形对硅片物理尺寸内部分进行曝光，所述第一掩模板图形和第二掩模板图形设置在同一掩模板上。本专利技术还提供第三种提高多层整合光罩工艺套准精度的光刻曝光方法，包括以下顺序步骤使用第一掩模板图形和第二掩模板图形对硅片物理尺寸内部分和硅片物理尺寸内部分交替进行曝光。本专利技术还提供一种掩模板，所述掩模板上排布两个或两个以上掩模板图形。本专利技术提供的一优选实施例中，其中所述掩模板上掩模板图形横向并列排列或纵向并列排列。本专利技术提供的光刻曝光方法能有效解决套准精度低下和光学镜头局部受热不均匀的问题。 附图说明图I为本专利技术提供方法中使用的掩模板示意图。图2为本专利技术中加工的硅片示意图。图3为不同硅片采用本专利技术提供方法光刻曝光后性能测试套准精度偏差图。具体实施例方式本专利技术提供解决套准精度问题的光刻曝光方法，通过该方法能很好解决套准精度问题，同时光学镜头局部受热不均匀的问题也一同解决。以下通过实施例对本专利技术提供的方法作进一步详细说明，以便更好理解本专利技术创造的内容，但是实施例的内容并不限制本专利技术创造的保护范围。本专利技术提供提高多层整合光罩工艺套准精度的光刻曝光方法的目的是提高多层整合光罩工艺套准精度。该方法将多层使用同一类光刻曝光设备的光刻工艺层放在同一块掩模板上，从而能够最大限度的使用掩模板，节约成本。曝光进程中，使用 在硅片实际尺寸以外穿插曝光多层整合光罩掩模板其余部分非本层的掩模板图形，进而实现步进式重复曝光光刻机镜头的均匀受热，从而减少镜头热学形变，提高了多层整合光罩的工艺套准精度。 光刻曝光用掩模板上排布两个或两个以上掩模板图形，掩模板上掩模板图形横向并列排列或纵向并列排列，如图I所示。光刻曝光的方法可以包括以下3种 (O首先，使用掩模板3上部图形4-1对硅片物理尺寸内部分(图2硅片圆圈内部分)进行曝光。随后使用掩模板3下部图案4-2对硅片物理尺寸外部分(图2硅片圆圈外部分)进行曝光。(2)首先，使用掩模板3下部图形4-2对硅片物理尺寸外部分(图2硅片圆圈外部分)进行曝光。随后使用掩模板3上部图案4-1对硅片物理尺寸内部分(图2硅片圆圈内部分)进行曝光。(3)交替使用掩模板3上部图形4-1和下部图案4-2对硅片物理尺寸内部分(图2硅片圆圈内部分)和硅片物理尺寸外部分(图2硅片圆圈外部分)进行曝光。选用同一批次内不同硅片采用本专利技术提供方法进行光刻曝光，将光刻曝光后的硅片进行套准精度的测试，测试结果如图3所示。图中， 线(0VLX_MIN)是硅片上X方向的最小套准精度偏差值，■线(0VLX_MAX)是硅片上X方向的最大套准精度偏差值，▲线(0VLY_MIN)是硅片上Y方向的最小套准精度偏差值，X线(0VLY_MAX)是硅片上X方向的最大套准精度偏差值。相比常规手段光刻曝光后的硅片测试的结果，通过本专利技术提供的光照曝光方法可以提高20%的套准精度，满足生产的要求。以上对本专利技术的具体实施例进行了详细描述，但其只是作为范例，本专利技术并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本专利技术进行的等同修改和 替代也都在本专利技术的范畴之中。因此，在不脱离本专利技术的精神和范围下所作的均等变换和修改，都应涵盖在本专利技术的范围内。权利要求1.，其特征在于，包括以下顺序步骤先使用第一掩模板图形对硅片物理尺寸内部分进行曝光；后使用第二掩模板图形对娃片物理尺寸外部分进行曝光，所述第一掩模板图形和第二掩模板图形设置在同一掩模板上。2.，其特征在于，包括以下顺序步骤先使用第一掩模板 图形对硅片物理尺寸外部分进行曝光；后使用第二掩模板图形对硅片物理尺寸内部分进行曝光，所述第一掩模板图形和第二掩模板图形设置在同一掩模板上。3.，其特征在于，包括以下顺序步骤使用第一掩模板图形和第二掩模板图形对硅片物理尺寸内部分和硅片物理尺寸内部分交替进行曝光。4.一种掩模板,其特征在于,所述掩模板上排布两个或两个以上掩模板图形。5.根据权利要求4所述掩模板,其特征在于,所述掩模板上掩模板图形横向并列排列或纵向并列排列。全文摘要本专利技术提供，包括以下顺序步骤先使用第一掩模板图形对硅片物理尺寸内部分进行曝光；后使用第二掩模板图形对硅片物理尺寸外部分进行曝光，所述第一掩模板图形和第二掩模板图形设置在同一掩模板上。。本专利技术提供的光刻曝光方法能有效解决套准精度低下和光学镜头局部受热不均匀的问题。文档编号G03F9/00GK102866592SQ20121034352公开日2013年1月9日 申请日期2012年9月17日 优先权日2012年9月17日专利技术者朱骏, 张旭昇 申请人:上海华力微电子有限公司本文档来自技高网...

【技术保护点】
一种提高多层整合光罩工艺套准精度的光刻曝光方法，其特征在于，包括以下顺序步骤：先使用第一掩模板图形对硅片物理尺寸内部分进行曝光；后使用第二掩模板图形对硅片物理尺寸外部分进行曝光，所述第一掩模板图形和第二掩模板图形设置在同一掩模板上。

【技术特征摘要】

【专利技术属性】
技术研发人员：朱骏，张旭昇，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：