差分信号的生成制造技术

本发明专利技术涉及包括差分驱动模块的装置，所述差分驱动模块被配置为生成至少一个差分信号，所述差分信号具有用于至少部分减少共模噪声的陡升和陡降时间。本发明专利技术还涉及促使差分驱动器生成所述信号的方法、包括差分驱动器以及用于传输生成的差分信号的导体模块的系统。用于执行所述方法的计算机程序和计算机可读介质也是本发明专利技术的一部分。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及用于生成至少一个差分信号的差分驱动模块。
技术介绍
移动电话，移动终端，智能手机，个人数字助理和移动计算机中的单个功能模块内集成电路(IC)间以及不同功能部件(例如显示和应用处理器)间的信息传输，如今可以使用印刷线路板、微型同轴电缆(MXC)和被称为柔性印刷电路(FPC)板的平面柔性电缆中的电线进行处理。在现代IC中，比特率已从用于互补金属氧化物半导体(CMOS)单端信令的单信号电线中的低于10Mbps，增长到一个差分对中的lGbps。例如，在不远的将来，比特率将随 着使用M-PHY (具有高带宽能力的串行接口技术)的移动产业处理器接口(MIPI)统一协议(UniPro)而增长到6Gbps。并且通用串行总线版本3. O (USB3)和高清晰度多媒体接口(HDMI)接口也使用高于IGbps的比特率。当比特率处于吉比特每秒区域中时，信号对工作于相同频率区域中的蜂窝接收机产生电磁干扰。
技术实现思路
本专利技术的第一方面，公开了一种方法，包括促使差分驱动模块生成具有陡升和陡降时间的至少一个差分信号。在本专利技术的该第一方面，进一步公开了一种计算机程序，当该计算机程序在处理器上执行时包括用于执行根据本专利技术的第一方面所述方法的程序代码。计算机程序可以例如是通过网络(例如因特网)可分配的。计算机程序可以例如可存储在或可编码在计算机可读介质中。计算机程序可以例如至少部分表示处理器的软件和/或固件。在本专利技术的该第一方面，进一步公开了一种计算机可读介质，具有存储在其上的根据本专利技术的第一方面的计算机程序。计算机可读介质可以例如以电、磁、电磁、光或其他存储介质实现，并且可以是可移除介质或固定安装在装置或设备上的介质。这样的计算机可读介质的非限制实施例是随机存取存储器(RAM)或只读存储器(ROM)。计算机可读介质可以例如是实体介质，例如实体存储介质。计算机可读介质被理解为是计算机(例如处理器)可读的。在本专利技术的该第一方面，进一步公开了一种包括差分驱动模块的装置，该差分驱动模块被配置为生成具有陡升和陡降时间的至少一个差分信号。在本专利技术的该第一方面，进一步公开了一种装置，包括至少一个处理器；和包括计算机程序代码的至少一个存储器，所述至少一个存储器和计算机程序代码被配置为使用至少一个处理器使得设备至少生成具有陡升和陡降时间的至少一个差分信号。包括在存储器中的计算机程序代码可以例如至少部分地表示处理器的软件和/或固件。存储器的非限制实施例是处理器可存取的RAM或ROM。在本专利技术的该第一方面，进一步公开了一种装置，包括用于生成具有陡升和陡降时间的至少一个差分信号的差分驱动部件。装置可以例如是便携式电子设备，例如移动电话、移动终端、智能手机、个人数字助理或媒体渲染(rendering)设备。例如，陡升和陡降时间可以用于至少部分地减少共模噪声。至少一个差分信号中的差分信号的陡升和陡降时间可以被理解为代表与相应的差分信号的周期时间相比短的升降时间。所述装置包括差分驱动模块，其被配置生成具有陡升和陡降时间的至少一个差分信号。 例如，差分驱动模块可以应用于串行或并行数据传输，其中所述至少一个差分信号用于该数据传输。所述至少一个差分信号中的每一个包括表示两个基本上互补的信号的两个成对的信号。例如，差分信号中两个成对的信号中的每一个可以被配置为经由差分信号线对进行传输。差分驱动模块可以被配置成为两个成对的信号中的每一个提供幅度、时序和升/降时间的基本匹配。可以从至少一个差分信号的两个成对的信号间的时序和/或幅度差生成共模噪声。例如，共模噪声可由差分信号线的失衡引起。例如，共模噪声可以被认为是由于用于传输至少一个差分信号的两个成对的信号的邻近导线或条带中在相同方向流动的相似电流所产生的一种串扰。由于生成具有陡升和陡降时间的至少一个差分信号，可以有效地去除或至少部分减少共模噪声，这是因为当升降时间短时，两个成对的信号之间的时序差就减少了。进一步的，例如，由于生成具有陡升和陡降时间的至少一个差分信号，可能不必需要复杂的升/降时间匹配电路。上升时间可以指一个信号从给定低值变成给定高值所需的时间，而下降时间可以指一个信号从给定高值变成给定低值所需的时间。例如，差分驱动模块可以是电路，例如以集成电路(IC)实现。作为一个例子，这种IC可以使用CMOS技术，但是也可以使用其他任何合适的技术。在CMOS的非限制实施例下，例如,CMOS 65纳米(nm)技术或更小的技术(例如45nm或小于45nm的技术)可以用于实现差分驱动模块以生成陡升和陡降时间。任何使得差分驱动模块能够生成具有陡升和陡降时间的至少一个差分信号的CMOS技术都可以使用。例如，由差分驱动模块提供的升降时间可以仅由使用的半导体技术加以限定。例如，至少可以部分地减少涉及无线和/或蜂窝通信系统(例如，2G、3G或4G移动通信系统)的频带中的共模噪声，或涉及任何其他射频通信系统的频带中的共模噪声。例如,至少可以部分地减少低于3Ghz的频率处的共模噪声。这样，可以通过陡升和陡降时间减少蜂窝接收器频带的失真。例如，这对于任何呈现的示例实施方式都适用。根据本专利技术第一方面的示例实施方式，所述上升和下降时间少于35ps。根据本专利技术第一方面的示例实施方式，所述升/降时间在以下任一范围之一中-10-30ps ；-10-20ps ；-5_20ps ;和-0_15ps。例如，选择合适的范围可以基于在IC中实现差分驱动模块所应用的技术，和/或可以基于在闻频段生成的噪声。例如，这些闻频段可以代表闻于3Ghz的频率，例如闻于5Ghz或高于7Ghz的频率，或，例如这些高频段可以代表甚至更高的频率。根据本专利技术第一方面的实施方式，所述差分信号被配置用于以下至少一个-串行数字数据传输；和-并行数字数据传输。 例如，数字数据传输可以表示最小数据率大于300Kbit/s的数据传输，例如数字数据传输可以表示Gbit/s的数据传输。例如，数字数据传输可以基于使用M-PHY的移动产业处理器接口(MIPI)统一协议(UniPro)，或其可以表示USB数据传输(例如USB版本3. O或其他USB版本)，或基于HDMI或其可以表示任何其他Gbit/s的数据传输，例如像串行链路或并行链路的串行数字传输或并行数字传输。根据本专利技术第一方面的示例实施方式，所述数字数据传输表示最高数据率小于以下至少一个数据率的数据传输至少一个差分信号中的每个差分信号2Gbit/s ；至少一个差分信号中的每个差分信号4Gbit/s ；至少一个差分信号中的每个差分信号6Gbit/s ;和至少一个差分信号中的每个差分信号8Gbit/s。根据本专利技术第一方面的示例实施方式，至少一个差分信号中的至少一个差分信号的上升时间或下降时间与周期时间的比值小于-10% ；-8% ；-5% ;和-1%。这样，至少一个差分信号中的相应的差分信号的上升时间与该相应的差分信号的周期时间之间的比值可以小于上述比值之一，并且相应的差分信号的下降时间与周期时间的比值可以小于上述比值之一。与至少一个差分信号中的相应的差分信号相关的周期时间可以与相应的差分信号的符号率或二进制数据率相关联。例如，作为非限制实施例，如果二进制数据率是lGbit/s，那么周期时间就是I纳秒(ns)。或，作为另一非限制实施例，本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：M·K·沃蒂莱宁，P·M·帕萨内，M·A·奥克撒宁，V·A·叶尔莫洛夫，E·T·赛帕拉，
申请(专利权)人：诺基亚公司，
类型：
国别省市：