用于微波晶体再生长的低温方法和设备技术

本发明专利技术涉及用于微波晶体再生长的低温方法和设备。本发明专利技术描述半导体装置和用于制造所述装置的方法。所述半导体装置含有通过以下操作制成的外延层：提供含有具有单晶结构的上表面的半导体衬底；在所述衬底的所述上表面上形成一层，其中所述层包括大体上与所述半导体衬底相同的材料且包括非晶或多晶结构；以及使用低温微波加热所述层以将所述非晶结构改变为单晶结构。所述外延层也可通过以下操作制成：提供具有单晶材料的上表面的半导体衬底；以及随后使用微波在小于约550℃的晶片温度下在所述衬底上表面上形成外延层。可使用相同或单独的低温微波处理来激活所述外延层中的原位或植入的掺杂剂。本发明专利技术描述了其它实施例。

【技术实现步骤摘要】

本申请案大体上涉及半导体 装置和用于制造所述装置的方法。更特定来说，本申请案描述含有使用低温微波处理形成的外延层的半导体装置和用于制造所述装置的设备。
技术介绍
含有集成电路(IC)或离散装置的半导体装置用于广泛多种电子设备中。所述IC装置(或芯片或离散装置)包括已在半导体材料的衬底的表面中制造的微型化电子电路。所述电路由多个重叠层构成，包含含有可扩散到所述衬底中的掺杂剂的层(称为扩散层)或植入到所述衬底中的离子的层(植入层)。其它层是传导层之间的导体(多晶硅或金属层)或连接件(通孔或接触层)。IC装置或离散装置可在逐层エ艺中制造，所述逐层エ艺使用许多步骤的组合，包含生长层、成像、沉积、蚀刻、掺杂和清洗。硅晶片通常用作衬底，且使用光刻来掩盖衬底的将被掺杂或用以沉积和界定多晶硅、绝缘体或金属层的不同区域。一种类型的半导体装置，金属氧化物硅场效应晶体管(MOSFET)装置可广泛用于众多电子设备中，包含汽车电子器件、磁盘驱动器和电カ供应器。ー些MOSFET装置可形成于已在衬底中形成的沟槽中。使沟槽配置引人注意的一个特征是电流垂直流过MOSFET的沟道。此准许比其它MOSFET高的单元和/或电流沟道密度，其中电流水平流过沟道且随后垂直流过漏极。沟槽MOSFET装置含有形成于沟槽中的栅极结构，其中栅极结构含有在沟槽的侧壁和底部上(即，邻近于衬底材料)的栅极绝缘层以及已形成于所述栅极绝缘层上的导电层。
技术实现思路
本申请案描述含有使用低温微波处理形成的外延层的半导体装置和用于制造所述装置的设备。所述半导体装置含有通过以下操作制成的外延层提供含有具有单晶结构的上表面的半导体衬底；在所述衬底的所述上表面上形成ー层，其中所述层包括大体上与所述半导体衬底相同的材料，且包括非晶或多晶结构；以及使用微波在低处理温度下加热所述层以将所述非晶结构改变为单晶结构。所述外延层也可通过以下操作制成提供具有单晶材料的上表面的半导体衬底；以及随后使用微波在小于约550°C的晶片温度下在所述衬底上表面上形成外延层。可使用相同或単独的低温微波处理来激活所述外延层中的原位或植入的掺杂剂。可使用微波处理在低温下使用分批反应器，所述分批反应器以所需的均匀度在多个晶片上同时沉积外延层，进而极大地改善产率并降低制造成本。附图说明根据图式可以更好地理解以下描述，在图式中图I展示用于制造含有衬底和外延(或“印i”)层的半导体结构的方法的ー些实施例；图2描绘用于制造含有用低温微波加热的非晶(或多晶)Si层的半导体结构的方法的一些实施例；图3描绘用于制造含有沟槽的半导体结构的方法的一些实施例；以及图4到5展示用于通过使用分批反应器来制造半导体结构的方法的一些实施例。所述图式说明含有使用低温微波处理形成的外延层的半导体装置和用于制造所 述装置的设备的特定方面。结合以下描述，所述图式演示并解释了所述方法的原理和通过这些方法产生的结构。在各图中，为了清晰起见而夸示了层和区域的厚度。不同图中的相同參考数字表示相同元件，且因此将不再重复其描述。在本文使用术语“在……上”、“附接到”或“耦合到”时，ー个物体(例如，材料、层、衬底等)可以在另一物体上、附接到另一物体，或耦合到另一物体，而不管所述物体是直接在另ー物体上、直接附接到另一物体，或直接耦合到另一物体，还是在所述物体与所述另一物体之间存在ー个或ー个以上介入物体。而且，如果提供，那么方向(例如，上、下、顶部、底部、侧部、向上、向下、下方、上方、上部、下部、水平、垂直、“x”、“y”、“z”等)是相对的，且仅作为实例且为了便于说明和论述而提供，且并不作为限制。此外，在參考元件列表(例如，元件a、b、c)的情况下，所述參考希望包含所列元件本身中的任一者、少于所有所列元件的任何组合和/或所有所列元件的组合。具体实施例方式以下描述提供具体细节以便提供透彻理解。然而，所属领域的技术人员将理解，可在不使用这些具体细节的情况下实施和使用半导体装置以及制造和使用所述装置的相关联方法。实际上，半导体装置和相关联方法可通过修改所说明的装置和方法来实践，且可结合エ业中常规上常用的任何其它设备和技术来使用。举例来说，尽管描述提及U-MOS(U形M0SFET)半导体装置，但可对其进行修改以用于可含有或可不含有形成于沟槽中的栅极结构的任何其它类型的半导体装置，例如LDMOS或CMOS装置。图I到5中说明且在本文中描述含有使用低温微波处理形成的外延层的半导体装置和用于制造所述装置的设备的一些实施例。在这些实施例中，方法可如图I中所描绘而开始，此时首先提供半导体衬底105作为半导体结构100的部分。此项技术中已知的任何半导体衬底可用作衬底105。一些衬底的实例包含单晶硅晶片、外延Si层和/或例如用于绝缘体上硅(SOI)技术中的接合晶片。而且，通常用于电子装置的任何其它半导电材料在合适条件下可用作用于衬底105的材料，包含Ge、SiGe、GaN、C和/或任何纯的或复合半导体，例如III-V或II-VI及其变体。这些衬底中的任一者或全部可保持不被掺杂，或掺杂有任何数目的P型或η型掺杂剂或掺杂剂的组合。在ー些配置中，衬底105包括单晶Si晶片，其以任何类型或数目的η型掺杂剂被重度掺杂到所要浓度。在其它配置中，衬底105在其部分或其整个上表面上含有单晶外延层。半导体结构100可任选地含有位于衬底105的上表面的一部分上的ー个或ー个以上外延(或“印i”)层。在图I中，个别外延层(或多个外延层)被描绘为外延层110。在ー些配置中，外延层Iio覆盖衬底105的大体上全部上表面。在Si用作用于衬底105的材料的情况下，外延层110包括Si。可使用此项技术中的任何エ艺来提供外延层110，包含任何外延沉积エ艺。在一些情况下，可用任何类型或数目的P型掺杂剂轻度掺杂外延层，如图I中所示。常规上，已通过在单晶片外延反应器中在含硅气体混合物中于高温下加热Si衬底105来制造一些Si外延层。所述气体混合物通常包含含娃气体,例如娃烧、ニ氯娃烧、三氯硅烷，或其组合。此气体混合物还含有载气，例如H2或N2。此气体混合物还可含有掺杂剂气体，其中气体含有在沉积外延层时将并入到外延层中的掺杂剂材料。掺杂剂气体可含有PH3 (对于P掺杂剂)、AsH3 (对于As掺杂剂)、H2或其组合。遗憾的是，这些掺杂剂气体可能有剧毒且会自燃，因此使用特殊处理条件。这些处理条件包含使用将在沉积腔室中维持真空的装备(即真空泵)、在真空条件下操作的屏蔽输送管线、监控泄漏的装备，以及专用的处理装备。这些特殊处理条件和装备提高了外延沉积エ艺的成本。同样，一些常规外延沉积エ艺常常在高于900°C的高温下执行。这些较高温度可提高外延沉积エ艺的成本。同样，这些高温需要使用上述载气，从而使所述エ艺复杂化，且提 高成本。使用这些载体是因为含Si气体中的硅材料可能会在所述温度下与气体混合物中的其它气体反应，从而減少可用于沉积的硅材料的量。因为用于常规外延沉积的这些处理条件，在一些实施例中，可通过使用低温微波エ艺来提供外延层110。举例来说，在图2中所说明的实施例中，可通过使用微波在低温下加热含Si气体混合物来沉积外延层110。在这些实施例中，含Si气体混合物可含有与常规エ艺中所使用的那些气体相同或不同的气体，如本文本文档来自技高网...

【技术保护点】
一种用于制造外延层的方法，其包括：提供含有具有单晶结构的上表面的半导体衬底；在所述衬底的所述上表面上形成一层，其中所述层包括大体上与所述半导体衬底相同的材料且包括非晶或多晶结构；以及使用低温微波加热所述层以将所述非晶或多晶结构改变为单晶结构。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：罗伯特·J·珀特尔，
申请(专利权)人：飞兆半导体公司，
类型：发明
国别省市：