碳化硅半导体器件及其制造方法技术

一种SiC器件包括反型MOSFET，其具有：按照顺序叠置的衬底（1）、漂移层（2）以及基底区域（3）；基底区域（3）的上部中的源极和接触区域（4、5）；穿透源极和基底区域（4、3）的沟槽（6）；沟槽（6）中的栅极绝缘膜（8）上的栅电极（9）；与源极和基底区域（4、3）耦合的源电极（11）；衬底（1）的背面上的漏电极（13）；以及多个深层（10），所述深层位于漂移层（2）的上部中、比沟槽（6）更深、并且在与沟槽的纵向方向交叉的方向上延伸。每个深层（10）在深度方向上具有杂质浓度分布，并且在施加栅电压时，在沟槽侧上的深层（10）的一部分中提供反型层。

【技术实现步骤摘要】
【国外来华专利技术】
本公开内容涉及具有沟槽栅极型MOSFET的碳化硅半导体器件，以及一种用于制造具有沟槽栅极型MOSFET的碳化硅半导体器件的方法。
技术介绍
在SiC半导体器件中，增加沟道密度对于提供更大的电流是有效的。因此，已经采 用了具有沟槽栅极结构的MOSFET并且已经将其投入硅晶体管的实际使用当中。不用说，可以将这种沟槽栅极结构应用于SiC半导体器件。然而，当将其应用于SiC时会发生严重的问题。具体而言，SiC具有十倍于硅的击穿场强，因而在施加大约十倍于硅器件的电压时使用SiC半导体器件。结果，十倍于硅器件的电场被施加到SiC中的沟槽中形成的栅极绝缘膜，并且在沟槽的角落处栅极绝缘膜容易被击穿。为了克服这个问题，专利文献I提出了一种SiC半导体器件，其在P型基底区域之下具有P型深层，所述P型深层以条状图案形成并且跨越构成沟槽栅极结构的沟槽。在这种Sic半导体器件中，通过从每个P型深层朝向η—型漂移层延伸耗尽层来防止施加高压给栅极绝缘膜，可以减轻栅极绝缘膜中的电场集中并且由此可以防止栅极绝缘膜被击穿。尽管如专利文献I所述配备有P型深层的结构对于防止电场集中到栅极绝缘膜是有效的，但是P型深层使电流路径变窄并且在彼此相邻的两个P型深层之间形成JFET区域，导致导通电阻增加。引用列表专利文献PTLl :日本专利特开平号2009-19406
技术实现思路
考虑到上述问题，本公开内容的一个目的是提供一种导通态电阻低的具有沟槽栅极型MOSFET的碳化硅半导体器件。本公开内容的另一个目的是提供一种用于制造导通态电阻低的具有沟槽栅极型MOSFET的碳化硅半导体器件的方法。根据本公开内容的第一方面，一种碳化硅半导体器件包括具有沟槽栅极结构的反型M0SFET。反型MOSFET包括具有第一或第二导电类型并且由碳化硅制成的衬底；设置在衬底上的漂移层，具有低于衬底的杂质浓度，具有第一导电类型，并且由碳化硅制成；设置在漂移层上的基底区域，具有第二导电类型，并且由碳化硅制成；设置在基底区域的上部中的源极区域，具有高于漂移层的杂质浓度，具有第一导电类型，并且由碳化硅制成；设置在基底区域的另一上部中的接触区域，具有高于基底层的杂质浓度，具有第二导电类型，并且由碳化硅制成；从源极区域的表面延伸的沟槽穿透基底区域，并且具有第一方向作为纵向方向；设置在沟槽的内壁上的栅极绝缘膜；设置在沟槽中栅极绝缘膜上的栅电极；与源极区域电耦合并且经由接触区域与基底区域电耦合的源电极；以及设置在衬底的背侧上的漏电极。反型MOSFET被配置为经由源极区域、反型沟道区域和漂移层使电流在源电极和漏电极之间流动。通过控制施加到栅电极的栅电压在位于沟槽一侧上的基底区域的一部分中提供反型沟道区域。反型MOSFET还包括具有第二导电类型的多个深层。每个深层被设置在基底区域之下漂移层的上部中，具有比沟槽更深的深度，并且沿着与第一方向交叉的第二方向延伸。每个深层在深层的深度方向上具有杂质浓度分布。在将栅电压施加到栅电极时，在位于沟槽侧上的深层的一部分中提供反型层。在上述器件中，由于通过沟道流动的电流不仅流过沟道而且还流过深层的该部分中形成的反型层。因此，深层之间的JFET区域具有低的JFET电阻，使得导通态电阻降低了。根据本公开内容的第二方面，一种制造碳化硅半导体器件的方法包括在衬底上形成漂移层，其中衬底由碳化硅制成并且具有第一或第二导电类型，漂移层由碳化硅制成，具有第一导电类型，并且具有低于衬底的杂质浓度；在漂移层的表面上形成第一掩膜板之后通过该第一掩膜板在漂移层的表面上注入离子而在漂移层的表面部分中形成具有第二 导电类型的多个深层；在深层和漂移层上形成具有第二导电类型并且由碳化硅制成的基底区域；通过在基底区域的表面上注入第一导电类型杂质在基底区域的表面部分中形成源极区域，其中源极区域具有高于漂移层的杂质浓度，具有第一导电类型，并且由碳化硅制成；通过在基底区域的表面上注入第二导电类型杂质而在基底区域的另一表面部分中形成接触区域，其中接触区域具有高于基底区域的杂质浓度，具有第二导电类型，并且由碳化硅制成；在源极区域的表面上形成沟槽以穿透基底区域并且到达漂移层，其中沟槽比每个深层浅并且具有第一方向作为纵向方向；在沟槽的内壁上形成栅极绝缘膜；在沟槽中栅极绝缘膜上形成栅电极；形成将要与源极区域电耦合并且将要经由接触区域与基底区域耦合的源电极；并且在衬底的背侧上形成漏电极。每个深层被设置在基底区域之下漂移层的上部中，具有比沟槽更深的深度，并且沿着与第一方向交叉的第二方向延伸。每个深层在深层的深度方向上具有杂质浓度分布。在将栅电压施加到栅电极时，在位于沟槽侧上的深层的一部分中提供反型层。在上述方法中，由于通过沟道流动的电流不仅流过沟道而且还流过深层的该部分中形成的反型层。因此，深层之间的JFET区域具有低的JFET电阻，使得导通态电阻降低了。根据本公开内容的第三方面，一种制造碳化硅半导体器件的方法包括在衬底上形成漂移层，其中衬底由碳化硅制成并且具有第一或第二导电类型，漂移层由碳化硅制成，具有第一导电类型，并且具有低于衬底的杂质浓度；通过外延生长方法在漂移层的表面上形成第二导电类型膜；在第二导电类型膜的表面上形成第一掩膜板之后通过第一掩膜板在第二导电类型膜的表面上注入离子，从而将第二导电类型膜分成多个部分，每个部分提供相应的深层，并且多个深层之间第二导电类型膜的注入部分提供漂移层；在深层和漂移层上形成具有第二导电类型并且由碳化硅制成的基底区域；通过在基底区域的表面上注入第一导电类型杂质在基底区域的表面部分中形成源极区域，其中源极区域具有高于漂移层的杂质浓度，具有第一导电类型，并且由碳化硅制成；通过在基底区域的表面上注入第二导电类型杂质而在基底区域的另一表面部分中形成接触区域，其中接触区域具有高于基底区域的杂质浓度，具有第二导电类型，并且由碳化硅制成；在源极区域的表面上形成沟槽以穿透基底区域并且到达漂移层，其中沟槽比每个深层浅并且具有第一方向作为纵向方向；在沟槽的内壁上形成栅极绝缘膜；在沟槽中栅极绝缘膜上形成栅电极；形成将要与源极区域电耦合并且将要经由接触区域与基底区域耦合的源电极；并且在衬底的背侧上形成漏电极。每个深层被设置在基底区域之下漂移层的上部中，具有比沟槽更深的深度，并且沿着与第一方向交叉的第二方向延伸。每个深层在深层的深度方向上具有杂质浓度分布。在将栅电压施加到栅电极时，在位于沟槽侧上的深层的一部分中提供反型层。在上述方法中，由于通过沟道流动的电流不仅流过沟道而且还流过深层的该部分中形成的反型层。因此，深层之间的JFET区域具有低的JFET电阻，使得导通态电阻降低了。附图说明从以下参照附图进行的具体说明，本公开内容的上述和其他目的、特征和优点将变得更加显而易见。在附图中 图I是根据第一实施例的具有反型沟槽栅极结构的MOSFET的透视剖面图；图2A是沿着图I的线IIA-IIA截取的剖面图；图2B是沿着图I的线IIB-IIB截取的剖面图；图2C是沿着图I的线IIC-IIC截取的剖面图；图2D是沿着图I的线IID-IID截取的剖面图；图3是从其删去了栅极氧化物膜、栅电极等示出的沟槽栅极结构中的沟槽附近的局部透视剖面图；图4A是示出图I中所示的具有沟槽栅极结构的MOSFET的制造步骤的沿本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2011.02.11 JP 2011-0279971.ー种碳化娃半导体器件，包括 具有沟槽栅极结构的反型MOSFET， 其中所述反型MOSFET包括 衬底(1)，其具有第一或第二导电类型并且由碳化硅制成； 设置在所述衬底(I)上的漂移层(2)，其具有低于所述衬底(I)的杂质浓度，具有第一导电类型，并且由碳化硅制成； 设置在所述漂移层(2)上的基底区域(3)，其具有第二导电类型，并且由碳化硅制成；设置在所述基底区域(3)的上部中的源极区域(4)，其具有高于所述漂移层(2)的杂质浓度，具有第一导电类型，并且由碳化硅制成； 设置在所述基底区域(3)的另ー上部中的接触区域(5)，其具有高于基底层(3)的杂质浓度，具有第二导电类型，并且由碳化硅制成； 从所述源极区域(4)的表面延伸的沟槽(6)，其穿透所述基底区域(3)，并且具有第一方向作为纵向方向； 设置在所述沟槽(6)的内壁上的栅极绝缘膜(8)； 设置在所述沟槽(6)中所述栅极绝缘膜(8)上的栅电极(9)； 与所述源极区域(4)电耦合并且经由所述接触区域(5)与所述基底区域(3)电耦合的源电极(11);以及 设置在所述衬底(I)的背侧上的漏电极(13)， 其中所述反型MOSFET被配置为经由所述源极区域(4)、反型沟道区域和所述漂移层(2 )使电流在所述源电极(11)和所述漏电极(13 )之间流动， 其中通过控制施加到所述栅电极(9)的栅电压在位于所述沟槽(6) —侧上的所述基底区域(3)的一部分中提供所述反型沟道区域， 其中所述反型MOSFET还包括具有第二导电类型的多个深层(10)， 其中每个深层(10)被设置在所述基底区域(3)之下所述漂移层(2)的上部中，具有比所述沟槽(6)更深的深度，并且沿着与所述第一方向交叉的第二方向延伸， 其中每个深层(10)在所述深层(10)的深度方向上具有杂质浓度分布，并且其中，在将栅电压施加到所述栅电极(9)时，在位于所述沟槽(6)的所述侧上的所述深层(10)的一部分中提供反型层。2.根据权利要求I所述的碳化硅半导体器件， 其中每个深层(10)的杂质浓度分布在所述深层(10)的深度方向上是台阶状浓度梯度。3.根据权利要求I所述的碳化硅半导体器件， 其中每个深层(10)包括具有第二导电类型的重掺杂区域(IOa)和具有第二导电类型的轻掺杂区域(10b)， 其中所述重掺杂区域(10a)的杂质浓度高于所述轻掺杂区域(10b)， 其中所述轻掺杂区域(IOb)位于所述沟槽(6)的所述侧上，并且其中，当将栅电压施加到所述栅电极(9)时，位于所述沟槽(6)的所述侧上的所述轻掺杂区域(IOb)的一部分提供所述反型层。4.根据权利要求3所述的碳化硅半导体器件，其中所述重掺杂区域(IOa)和所述轻掺杂区域(IOb)之间的边界比所述沟槽(6)更深。5.根据权利要求I所述的碳化硅半导体器件， 其中每个深层(10)的杂质浓度分布是这样的浓度梯度，其中杂质浓度随着所述深层(10)的深度变浅而降低。6.根据权利要求I到5中任一项所述的碳化硅半导体器件， 其中每个深层(10)的宽度随着所述深层(10)的深度变浅而减小。7.根据权利要求I到6中任一项所述的碳化硅半导体器件， 其中所述反型MOSFET还包括所述沟槽(6)的所述侧上的第一导电类型层(2)， 其中每个深层(10)位于所述第一导电类型层(2)下方。8.根据权利要求I到7中任一项所述的碳化硅半导体器件， 其中所述反型MOSFET还包括具有第一导电类型的电流扩散层(2a)， 其中所述电流扩散层(2a)被设置在所述多个深层之间的所述漂移层(2)中，并且其中所述电流扩散层(2a)具有比位于所述深层(10)下方的所述漂移层(2)高的杂质浓度。9.一种制造碳化硅半导体器件的方法，包括 在衬底(I)上形成漂移层(2)，其中所述衬底(I)由碳化硅制成并且具有第一或第二导电类型，所述漂移层(2)由碳化硅制成，具有第一导电类型，并且具有低于所述衬底(I)的杂质浓度； 在所述漂移层(2)的表面上形成第一掩膜板之后通过该第一掩膜板在所述漂移层(2)的表面上注入离子从而在所述漂移层(2)的表面部分中形成具有第二导电类型的多个深层(10)； 在所述深层(10)和所述漂移层(2)上形成具有第二导电类型并且由碳化硅制成的基底区域(3); 通过在所述基底区域(3)的表面上注入第一导电类型杂质在所述基底区域(3)的表面部分中形成...

【专利技术属性】
技术研发人员：登尾正人，山本建策，松木英夫，高谷秀史，杉本雅裕，副岛成雅，石川刚，渡边行彦，
申请(专利权)人：株式会社电装，丰田自动车株式会社，
类型：
国别省市：