相位阵列式收发器与收发电路制造技术

本发明专利技术提供一种相位阵列式收发器与收发电路。其中该相位阵列式收发器包含有：多个天线；多个收发电路，分别耦接至该多个天线，其中至少一收发电路包含一第一传送电路以及一第一接收电路；一信号处理电路；以及一第一分配网络耦接于该信号处理电路以及该多个收发电路之间，其中该多个收发电路、该信号处理电路以及该第一分配网络被配置于一单一芯片中，从一天线经由该第一接收电路至该信号处理电路的第一路径以及从该信号处理电路经由该第一传送电路至该天线的第二路径共享该相位阵列式收发器的至少一部分的信号线路。本发明专利技术的分配网络的面积可以较传统做法相对地大幅降低。

【技术实现步骤摘要】

本专利技术有关于一相位阵列式收发器，尤其是指一种低成本的相位阵列式收发器与收发电路。
技术介绍
相位阵列式收发器被广泛运用于无线通信系统之中。相位阵列式收发器包含有多 个相位阵列式通道，其中一典型的相位阵列式通道包含有一传送器以及一接收器。传统上，为了方便于设计和实作，相位阵列式收发器中的该传送器以及该接收器是完全分离的，即相位阵列式收发器中的该传送器以及该接收器分别耦接至不同的天线以及不同的相位偏移器(phase shifter)，因此，传统的相位阵列式收发器架构需要大量的相位偏移器以及大面积的分配网络(distributionnetwork),导致制造成本上升。因此，如何降低相位阵列式收发器芯片的面积已成为此领域所亟需解决的问题。
技术实现思路
有鉴于此，本专利技术实施例的目的之一在于提供一相位阵列式收发器，以解决上述问题。根据本专利技术的第一实施例，提出一种相位阵列式收发器。该相位阵列式收发器包含有多个天线、多个收发电路、一信号处理电路以及一第一分配网络。该多个收发电路分别耦接至该多个天线；其中至少一收发电路包含有一第一传送电路以及一第一接收电路。该第一分配网络耦接于该信号处理电路以及该收发电路之间，其中该收发电路、该信号处理电路以及该第一分配网络被配置于一单一芯片中。从一天线经由该第一接收电路至该信号处理电路的第一路径以及从该信号处理电路经由该第一传送电路至该天线的第二路径共享该相位阵列式收发器的至少一部分的信号线路。根据本专利技术的第二实施例，提出一种相位阵列式收发器的收发电路。该相位阵列式收发器的收发电路包含有一传送电路以及一接收电路。该传送电路被设置于一传送信号路径中。该接收电路被设置于一接收信号路径中，其中该传送信号路径以及该接收信号路径共享至少一部分的信号线路；而该传送电路以及该接收电路被设置于一单一芯片中。本专利技术的相位阵列式收发器用来共用信号处理电路以及多个天线间之信号线路，及/或共用振荡器以及多个混频器间的信号线路，如此一来，分配网络的面积可以较传统做法相对地大幅降低。因此，本专利技术的相位阵列式收发器的成本可大幅降低。附图说明图I为根据本专利技术第一实施例的相位阵列式收发器的示意图；图2为根据本专利技术第二实施例的相位阵列式收发器的收发电路的示意图；图3为根据本专利技术第三实施例的相位阵列式收发器的收发电路的示意图；图4为根据本专利技术第四实施例的相位阵列式收发器的示意图5为根据本专利技术第五实施例的相位阵列式收发器的收发电路的示意图；图6为根据本专利技术第六实施例的相位阵列式收发器的示意图；图7为根据本专利技术第七实施例的相位阵列式收发器的示意图。具体实施例方式在说明书当中使用了某些词汇来指称特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。此外，「耦接」一词在此包含任何直接及间接的电气连接手段，因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或者透过其他装置或连接手段间接地电气连接至该第二装置。 请参考图1，图I为根据本专利技术第一实施例的相位阵列式收发器的示意图。在此实施例中，相位阵列式收发器100是一个十六通道相位阵列式收发器，然而，这并非作为本专利技术的限制。相位阵列式收发器100包含有多个天线102a 102p、多个收发电路104a 104p、一第一分配网络106以及一信号处理电路108。多个收发电路104a 104p分别耦接至多个天线102a 102p。收发电路104a 104p中的每一收发电路包含有一传送电路以及一接收电路，其中传送电路(例如收发电路104a的传送电路)用来传送具有一相对相位的信号至一天线(例如天线102a)，其中具有该相对相位的信号由信号处理电路108所产生；而接收电路(例如收发电路104a的接收电路)用来从相对应的天线(例如天线102a)接收具有一相对相位的信号。第一分配网络106耦接在信号处理电路108以及收发电路104a 104p之间。此夕卜，收发电路104a 104p、信号处理电路108以及第一分配网络106被配置于单一芯片中。根据本实施例，自一天线经由与其对应的接收电路至信号处理电路108的一路径，以及自信号处理电路108经由与其相对应的传送电路至该天线的另一路径，两者共享相位阵列式收发器100的至少一部分的信号线路。举例而言，自天线102a经由收发电路104a的接收电路至信号处理电路108的第一路径以及自信号处理电路108经由收发电路104a的传送电路至天线102a的第二路径共享相位阵列式收发器100的至少一部分的信号线路(例如图I中以1062a所标示的信号线路)。在此实施例中，如图I所不，第一分配网络106包含有二^ 条传导路径1062a 1062u以及五个耦合器(coupler) 106a 106e，其中传导路径1062a 1062p各自耦接至收发电路104a 104p。耦合器106a用来于传导路径1062a 1062d以及传导路径1062q之间的传送信号。进一步而言，第一稱合器106a用来结合来自收发电路104a 104d的信号以及输出一结合信号至传导路径1062q，或是将来自传导路径1062q的信号传送至收发电路104a 104d。同理，耦合器106b用来于传导路径1062e 1062h以及传导路径1062r之间的送信号，稱合器106c用来于传导路径1062i 10621以及传导路径1062s之间的传送信号，稱合器106d用来于传导路径1062m 1062p以及传导路径1062t之间的传送信号，此外，耦合器106e用来于传导路径1062q 1062t以及传导路径1062u之间的传送信号。根据第一分配网络106所不,传导路径1062u为位于I禹合器106a 106d以及信号处理电路108之间的共用信号线路，传导路径1062q为位于传导路径1062a 1062d以及耦合器106e之间的共用信号线路，传导路径1062r为位于传导路径1062e 1062h以及耦合器106e之间的共用信号线路，传导路径1062s为位于传导路径1062i 10621以及耦合器106e之间的共用信号线路，以及传导路径1062t为位于传导路径1062m 1062p以及耦合器106e之间的共用信号线路。此外，传导路径1062a为位于收发电路104a的传送电路与接收电路以及耦合器106a之间的共用信号线路，传导路径1062b为位于收发电路104b的传送电路与接收电路以及耦合器106a之间的共用信号线路。同样地，传导路径1062p为位于收发电路104p的传送电路与接收电路以及耦合器106d之间的共用信号线路。经由共用介于信号处理电路108以及天线102a 102p之间的信号线路，第一分配网络106的面积可以较传统做法相对地大幅降低。要注意的是，信号处理电路108可以是一基频信号处理电路或是一混频器(mixer)。请参考图2，图2为根据本专利技术第二实施例的相位阵列式收发器的收发电路200的示意图。收发电路200可以是多个收发电路104a 104p中的一收发电路的实施例。收本文档来自技高网...

【技术保护点】
一种相位阵列式收发器，其特征在于，包含有：多个天线；多个收发电路，分别耦接至该多个天线，其中该多个收发电路中至少一收发电路包含一第一传送电路以及一第一接收电路；一信号处理电路；以及一第一分配网络，耦接于该信号处理电路以及该多个收发电路之间；其中该多个收发电路、该信号处理电路以及该第一分配网络被配置于一单一芯片中，而由一天线经过该第一接收电路至该信号处理电路的第一路径以及由该信号处理电路经过该第一传送电路至该天线的第二路径共享该相位阵列式收发器的至少一部分的信号线路。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：詹景宏，梁鹃伉，余帝谷，邓志明，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：