本发明专利技术属于集成电路技术领域，具体为一种采用共享前端子模数转换器的时间交织流水线型模数转换器结构，其中流水线结构的通道模数转换器除去了前端采样保持放大电路。在省略采样保持放大电路的流水线结构模数转换器和时间交织结构的模数转换器中都各自存在不同类型采样时间误差。相比于已提出的方法和结构，本发明专利技术提出了在所有省略采样保持放大器的流水线型通道模数转换器的前端采用共享前端子模数转换器的结构。这种结构将两种类型的采样时间误差统一，很大程度地简化了采样时间误差校准算法和电路结构的复杂度，最终有效地减小芯片的功耗和面积。
【技术实现步骤摘要】
本专利技术属于集成电路
，具体涉及一种采用前端共享子模数转换器的时间交织流水线型模数转换器结构。
技术介绍
随着科技发展，电子系统对模数转换器精度和速度的要求都逐步提高。各种基本结构的模数转换器在工艺的约束下都在性能提升上遇到了瓶颈，必须在速度和精度两个方面做出平衡和取舍。时间交织的模数转换器架构通 过N个通道速度有限的模数转换器并行采样，时间交织模数转换器在继承各通道模数转换器精度的前提下将自身的转换速度提升到单通道模数转换器的N倍。(如图I所示)理想情况下，时间交织的模数转换器架构在速度提升为单通道模数转换器N倍的同时，保持单通道模数转换器具有的高精度，因此时间交织的模数转换器架构可以进一步提高基本结构的模数转换器的性能。但在实际的芯片设计中，由于各通道位置的不同，时钟输入的路径各不相同、存在失配的情况。于是在时间交织的模数转换器架构中的各通道模数转换器间产生了采样时间误差(如图2所示)，该误差将影响时间交织模数转换器的精度。因此，通道间采样时间误差的数字校准方法被引入。一种有效的方法是通过求取各通道采样结果的相关来探测通道间采样时间误差，然后通过数字延时控制单元分别校准个通道的采样时钟。流水线结构由于其良好的欠采样能力成为了时间交织架构中一种常用的通道模数转换器。然而随着现代电子系统对于低功耗的要求越来越高，流水线结构的模数转换器中也开始引入许多低功耗的设计思想。省略流水线结构中的前端采样保持放大器就是一个有效的降低功耗的手段，然而在降低功耗的同时它在流水线型模数转换器中引入了采样时间误差(如图3所示)。这种采样时间误差将会造成流水线型数模转换器在转换过程中出现转换错误、输出误码严重影响模数转换器的动态性能和精度。采样时间误差在欠采样的工作情况下会造成的问题尤为严重，因此在运用到时间交织的模数转换器架构中时，这一问题的解决对整个时间交织模数转换器性能的保证至关重要。为了在除去前端采样保持放大器的流水线型模数转换器中解决由采样时间误差造成的转换错误的问题，一种基于数字校准和延时控制的结构被引入。这一结构通过数字方法检测第一级余量放大器的输出是否超过设定阈值来判断采样时间误差是否对模数转换造成影响。比较两种时钟延时下采样时间误差对转换造成的影响，通过基于梯度的数字校准算法调整采样时钟延时消除转换错误情况的发生。这种方法可以较好的解决单通道流水线型模数转换器中由去处前端采样保持放大器带来的采样时间误差所造成的问题。但在时间交织架构的除去前端采样保持放大器的流水线型模数转换器中，每一个通道都需要单独引入数字校准的算法和电路结构。为了解决以上提到的两种不同类型的采样时间误差，其各自的数字校准算法和电路结构都需要被引入和运用到时间交织流水线型模数转换器中。这样做会带来很大的硬件开销，对于整个模数转换器芯片来说会增加大量的面积并且增大芯片工作中的功耗。
技术实现思路
本专利技术的目的在于提供一种高速，高精度，结构简单，功耗低的时间交织流水线型模数转换器结构。本专利技术提供的时间交织流水线型模数转换器，在为了节省通道模数转换器功耗而除去流水线型通道模数转换器前端采样保持放大器的情况下，即采用前端共享子模数转换器，并采用较为简化的数字校准算法和电路结构实现采样时间误差的校准，从而保证和提高时间交织流水线型模数转换器的精度性能。其结构主要由四部分构成前端共享子模数转换器I、解复用器2、通道模数转换器3和通道间数字校准单元4 (如图4所示)。本专利技术中，所述前端共享子模数转换器I位于时间交织流水线型模数转换器的输入级，其直接工作在时间交织流水线型模数转换器的 采样频率下。所述前端共享子模数转换器作为流水线型通道模数转换器的第一级的子模数转换器，在完成模拟信号的量化后，将输出的数字信号传输给所述解复用器2 ； 所述解复用器2的输入包括时间交织流水线型模数转换器的模拟信号输入和共享前端子模数转换器的数字信号输入；解复用器2按顺序和时间交织的时钟节拍将输入模拟信号和对应的数字信号分配和传输到后一级的各通道模数转换器3中，由所述通道模数转换器3在前端共享子模数转换器I (即第一级的子模数转换器)工作的基础上进一步的完成整个时间交织流水线型模数转换器的模数转换；最后，通过通道模数转换器3数字输出到后级通道间数字校准单元4。本专利技术中，所述通道模数转换器3包含参考通道模数转换器(如图5所示)和校准通道模数转换器(如图6所示)两种类型。所述两种类型的通道模数转换器均采用X. 5 bit流水线结构模数转换器的架构，并且出于低功耗设计考虑除去了流水线型模数转换器前端采样保持放大器。同时，由于本专利技术结构中提出的前端共享子模数转换器的存在，各流水线型通道模数转换器第一级的子模数转换器也被除去。此外，两种类型的通道模数转换器中都设计有可控延时线用于调整采样时钟的延时，由采样时间数字校准的算法控制最终消除时间交织流水线型模数转换器中的采样时间误差。所述两种类型的通道模数转换器的差异在于 参考通道模数转换器内具有单通道数字校准单元5和控制逻辑，用于校准由除去流水线型通道模数转换器的前端采样保持放大器带来的采样时间误差。单通道数字校准单元5在调整参考通道模数转换器中的可控延时线6的同时也将输出码输出到后级通道间数字校准单元4 ； 校准通道模数转换器不带有数字校准运算的模块，在流水线型模数转换器完成模数转换后，数字输出直接输入到后级通道间数字校准单元4。校准通道模数转换器中的可控延时线7直接由后级的通道间数字校准单元4进行控制，调整校准通道的采样时钟延迟。本专利技术中，所述通道模数转换器3有N个，其中，参考通道模数转换器为I个，校准通道模数转换器为N-I个，每一个通道模数转换器3的转换速率均为时间交织流水线型模数转换器采样速率的1/N倍。本专利技术中，所述通道间数字校准单元4完成两方面的工作。一方面，将时间交织的各通道模数转换器3转换得到的数字码按时间顺序排序后输出，作为整个时间交织流水线型模数转换器的数字输出。另一方面，该单元完成的最主要工作是根据基于相关的采样时间误差的检测算法对时间交织通道模数转换器之间的采样时间误差进行检测和校准。各通道模数转换器3的输出数字信号都传输到通道间数字校准单元4，该单元以参考通道模数转换器输出信号为标准通过计算得到的数字输出对所有的校准通道模数转换器中的可控延时线7进行控制。在校准、收敛完成后，通道间的采样时间误差将被消除。而与此同时，由于参考通道模数转换器通过单通道数字校准元5消除了由于除去流水线型模数转换器前端采样保持放大器造成的采样时间误差，在校准通道模数转换器采样时钟以参考通道模数转换器采样时钟为标准进行校准的过程中，所有校准通道模数转换器内由于除去流水线型模数转换器前端采样保持放大器造成的采样时间误差也被消除。正是由于本专利技术中提出的前端共享子 模数转换器，只有参考通道模数转换器需要增加额外的数字校准单元去校准由除去前端采样保持放大器所造成的采样时间误差。由此可以看出，本专利技术的优点在于可以简化整个时间交织流水线型模数转换器中采样时间误差数字校准算法与电路结构的复杂度，有效的减少芯片面积和功耗。附图说明图I为理想的时间交织模数转换器结构示意图。图2为时间交织模数转换器中通道间采样时间误差示意图。图3为除去前本文档来自技高网...
【技术保护点】
一种时间交织流水线型模数转换器结构，其特征在于主要由前端共享子模数转换器（1）、解复用器（2）、通道模数转换器（3）和通道间数字校准单元（4）组成；所述前端共享子模数转换器（1）位于时间交织流水线型模数转换器的输入级，其直接工作在时间交织流水线型模数转换器的采样频率下；所述前端共享子模数转换器作为流水线型通道模数转换器的第一级的子模数转换器，在完成模拟信号的量化后，将输出的数字信号传输给所述解复用器（2）；所述解复用器（2）的输入包括时间交织流水线型模数转换器的模拟信号输入和共享前端子模数转换器的数字信号输入；解复用器（2）按顺序和时间交织的时钟节拍将输入模拟信号和对应的数字信号分配和传输到后一级的各通道模数转换器（3）中，由所述通道模数转换器（3）在前端共享子模数转换器（1）工作的基础上进一步地完成整个时间交织流水线型模数转换器的模数转换；最后，通过通道模数转换器（3）数字输出到后级通道间数字校准单元（4）。
【技术特征摘要】
【专利技术属性】
技术研发人员：任俊彦，徐佳靓，陈迟晓，蔡盛畅，张逸文，叶凡，许俊，李宁，
申请(专利权)人：复旦大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。