本发明专利技术公开了一种可提高动态性能的流水线式模数转换器，包括流水线式ADC级电路模块，该流水线式ADC级电路模块包括采样保持电路、子模数转换器、子数模转换器、减法器、余量放大器、桶形移位器、译码器、和伪随机数发生器；所述伪随机数发生器，用来产生伪随机数；所述译码器，用来将输入的二进制格式伪随机数译成相应的信号；所述桶形移位器，用来将子级数模转换器的控制信号根据伪随机数进行随机的轮转。本发明专利技术基于伪随机数控制子级数模转换器的控制信号顺序，从而将原本相对固定的电容失配误差随机化，提高了流水线模数转换器的动态性能。本发明专利技术电路结构简单，对流水线模数转换器的正常工作影响较小，且对动态性能的提升效果较为明显。
【技术实现步骤摘要】
本专利技术涉及一种模数转换器及其一种电容平均技术，具体涉及ー种可提高动态性能的流水线式模数转换器。
技术介绍
流水线式模数转换器(pipelined analog-to-digital converter,以下简称流水线式ADC)是ー种常使用于视频图像系统、数字用户回路、以太网收发机、或者是无线通讯系统中的ー种重要元件。流水线式的模数转换(A/D conversion，以下简称A/D转换)可以在功率、速度、集成电路芯片面积上取得不错的平衡点，故可以用来实现取样频率在百万赫兹等级的高精度ADC运算之中。图I是传统流水线式ADC结构框图，模拟信号经过采样保持电路100之后，在通过 若干级电路模块200和后级模数转换电路模块300进行量化，最后将各级得到的量化值通过延时及错位相加模块400根据时间延时以及权重进行错位相加，输出最终数字信号。图2是传统流水线式ADC中单级电路模块的单端结构框图，它由两项非交叠时钟控制，在相位I内，采样保持电路210对输入信号进行采样，子模数转换模块220对输入信号进行粗量化得到量化值D ;在相位2内，子数模转换器230将上述粗量化值D转换成对应的模拟信号，然后该模拟信号进入减法器240中与输入信号相减得到量化余量，该余量经过放大器250的放大，最终输出给下一级电路模块。每ー级电路模块都这样流水线工作的，采样，粗量化，余量放大，输出到下ー级电路模块，最后一级电路模块的输出送到后级模数转换模块中300中，同时每ー级电路模块的粗量化值D和后级模数转换模块的量化值Db还要输出给延时及错位相加模块400。图3是实现上述图2功能的一种常见电路，实现采样输入信号，粗量化和余量放大的功能。该电路在两相时钟控制下工作，在相位I内，所有开关S1导通，所有开关S2关闭，输入信号被米样在C1-C16这16个电容上，同时比较器阵列221对输入信号进行量化，比较器阵列221中有14个比较器，因此输出14位数字温度码Db，该温度码Db经过编码器222的编码之后变为ニ进制码D输出；在相位2内，所有开关S1关闭，所有开关S2导通，14个的电容阵列分别根据比较器阵输出Dt的各位决定是连到-Vref还是+VMf，剩下的两个电容接固定共模电平，而电容C17作为反馈电容连接到放大器的输出端。这样经过两个相位之后，该电路就实现了级电路模块200的功能。假设(「(16这16个电容完全匹配，即C1=C2=-C16=C, C17为两倍单元电容，即C17=2C，开关是理想的，并且运算放大器251是理想的(无限大的开环增益和零输入失调)，那么根据电荷守恒定律，可以得到输出电压为Vtj=SVi-DVref，，其中D为-7到+7，而Vref通过差分信号实现VMf=VMft_VMfb，理想的余量传输曲线如图4中虚线所示。Db为该级输出信号V。经过之后的所有级电路模块200和后级模数转换模块300得到的量化結果，该结果和本级粗量化值D加权相加后得到级电路模块200的完整传输曲线，假设每ー个级电路模块200和后级模数转换模块300都是理想的，那么该完整传输曲线(D+Db)应该是一条斜率固定的直线，如图5虚线所示。但是在实际情况中，各个单元电容之间存在失配，该非理想因素会导致传输曲线的恶化，如图4和图5中的实线所示，该情形将使模数转换器性能变差。
技术实现思路
本专利技术的目的在于提供了一种可提高动态性能的流水线式模数转换器，通过使用伪随机数来随机控制子级数模转换器中电容阵列的顺序，将电容失配导致的误差随机化，从而减小对ADC动态性能的影响。本专利技术采用的技术方案是一种可提高动态性能的流水线式模数转换器，包括流水线式ADC级电路模块，该流水线式ADC级电路模块包括采样保持电路、子模数转换器、子数模转换器、减法器、余量放大器、桶形移位器、译码器、和伪随机数发生器；所述伪随机数发生器，用来产生伪随机数；所述译码器，用来将输入的二进制格式伪随机数译成相应的信号；所述桶形移位器，用来将子级数模转换器的控制信号根据伪随机数进行随机的轮转。 工作流程如下输入信号同时进入采样保持电路和子模数转换模块，子模数转换模块对输入信号进行一定精度的量化，量化的二进制码直接输出，而量化得到的温度码经过桶形移位器移位后进入子数模转换模块从而控制其输出电压，采样保持电路和子数模转换模块的输出经过减法器和余量放大器之后输出给下一级。其中桶形移位器对温度码的移位位数由伪随机数控制，也就是每一次移位的位数是随机的，伪随机数由伪随机数发生器和译码器两者产生。有益效果本专利技术模拟电路简单，仅仅在传统结构上多了伪随机数发生器、译码器和桶形移位器，并且对传统结构的工作影响较小，只是增加了一个桶形移位器的延时，该技术能够明显提高ADC线性度，改善其动态性能。附图说明图I :传统流水线ADC结构框图；图2 :传统流水线ADC中级电路模块结构框图；图3 :传统流水线ADC中级电路模块电路图；图4 :传统流水线ADC中级电路模块余量传输曲线；图5 :传统流水线ADC中级电路模块完整传输曲线；图6 :本专利技术流水线ADC中级电路模块结构框图；图7 :本专利技术流水线ADC中级电路模块电路图；图8 :本专利技术流水线ADC中电容平均技术示意图。具体实施例方式下面结合附图和具体实施方式对本专利技术作进一步说明如图6所示，本专利技术流水线ADC级电路模块200，在原来采样保持电路210、子模数转换器220、子数模转换器230、减法器240和余量放大器250的基础上增加了桶形移位器260、译码器270和伪随机数发生器280。该结构在两相非交叠时钟的控制下工作，在相位I内，采样保持电路210对输入模拟信号Vi进行采样，子模数转换器220对输入模拟信号进行量化，分别得到二进制输出D和相应的温度码输出Dt，伪随机数发生器280产生伪随机数PN,伪随机数PN经过译码器270翻译后得到R，子模数转换器220的温度码输出Dt经过桶形移位器260移位R位后变为Dt,，进入子数模转换器230 ;在相位2内，子数模转换器230根据桶形移位器260的输出Dta输出模拟电压，然后减法器240将输入模拟信号Vi减去该模拟电压得到粗量化的余量，余量放大器250将该余量放大一定倍数并输出为V。。如图7所示，是实现3. 5位级电路模块的差分电路示意图，由比较器阵列221、编码器222、桶形移位器260、伪随机数发生器270、译码器280、两组C广C17电容、放大器551以及开关S1与S2组成。比较器阵列221由14个比较器组成，14个比较器的转折电平分别为-13/16V&、-ll/16Vref- 13/16VMf，一个模拟信号进入比较器阵列221，比较器阵列中的各个比较器将根据该信号的大小得出比较结果，如果输入信号大于比较器转折电平则输出 1，反之输出0，于是比较器阵列221将直接输出温度码Dt，该温度码Dt经过编码器222翻译成二进制码D输出给延时和错位相加模块400。同样的，该电路也工作在两相非交叠时钟下，在相位I内，所有开关S1导通，所有开关S2关断，输入模拟信号被米样在16个电容C11^C16上，同时输入模拟信号进入比较器阵列221，各个比较器的比较结果通过编码器222得到本级的粗量化值D，同时也得到温度码Dt,伪随机数发生器28本文档来自技高网...
【技术保护点】
一种可提高动态性能的流水线式模数转换器，包括流水线式ADC级电路模块，该流水线式ADC级电路模块包括采样保持电路、子模数转换器、子数模转换器、减法器、余量放大器，其特征在于：还包括有桶形移位器、译码器、和伪随机数发生器；所述伪随机数发生器，用来产生伪随机数；所述译码器，用来将输入的二进制格式伪随机数译成相应的信号；所述桶形移位器，用来将子级数模转换器的控制信号根据伪随机数进行随机的轮转。
【技术特征摘要】
【专利技术属性】
技术研发人员：吴建辉，赵炜，时宵，张理振，温俊峰，李红，张萌，
申请(专利权)人：东南大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。