具有应变材料的半导体装置制造方法及图纸

本发明专利技术揭示具有应变材料的半导体装置。在特定实施例中，所述半导体装置包含第一单元，所述第一单元包含位于第一漏极与第一源极之间的第一栅极。所述半导体装置还包含邻近所述第一单元的第二单元。所述第二单元包含位于第二漏极与第二源极之间的第二栅极。所述半导体装置进一步包含浅沟槽隔离区域，其位于所述第一源极与所述第二源极之间。所述第一源极上以及所述第二源极上的应变材料的第一量大于所述第一漏极上以及所述第二漏极上的应变材料的第二量。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及具有应变材料的半导体装置。
技术介绍
将例如只读存储器(ROM)单元阵列等存储器阵列制造为具有高密度和比一般逻辑装置小的占用面积。归因于此类装置的高密度和小占用面积，且随着工艺技术的演进，半导体裸片上存在有限的空间用于芯片上系统(SOC)装置的制造期间对装置尺寸的光学接近性校正(0PC)，所述SOC装置包含通用逻辑门和高密度存储器阵列。可用于对嵌入SOC装置中的ROM装置的OPC校正的有限空间可导致装置性能降低。提供较宽装置以准许OPC校正的替代方案可改进性能，但通常将消耗较大的存储器面积，且将因较大装置尺寸而产生较高的电流泄漏。
技术实现思路
半导体装置可具有应变材料，其导致对半导体装置的単元的非対称应变。举例来说，在ROM装置中，可在存储器单元的晶体管的源极的区中施加比所述晶体管的漏极的区中多的应变材料。举例来说，所述漏极可为与第一邻近单元共享且提供很少面积供将应变材料沉积在共用漏极上的共用漏极。相反，源极可与第二邻近单元的源极分开或隔离，从而提供较大面积供将所述应变材料沉积在源极上。与漏极相比，源极处的额外应变材料可引起沿存储器単元的晶体管的沟道的非対称应变，其改进单元的性能。在特定实施例中，掲示ー种方法,其包含将应变材料施加到包括多个单元的半导体装置。所述单元中的至少两者彼此邻近。所述至少两个单元中的第一者包括第一源扱，且所述至少两个単元中的第二者包括第二源扱。所述第一源极接近所述第二源扱，且浅沟槽隔离区域位于所述第一源极与所述第二源极之间。所述应变材料的至少一部分沉积在所述第一源极与所述第二源极之间的所述浅沟槽隔离区域上。在另ー特定实施例中，所述方法包含将第一掩模施加到半导体装置以形成经图案化装置。所述第一掩模识别至少一个虚拟栅极。所述方法包含蚀刻所述经图案化装置以移除所述至少一个虚拟栅极以在所述经图案化装置内形成经蚀刻区。所述方法进ー步包含将应变材料沉积到所述经图案化装置内的所述经蚀刻区。在另ー特定实施例中，掲示一种设备，其包含半导体装置。所述半导体装置包含第一単元，其包括第一漏极与第一源极之间的第一栅极。所述半导体装置还包含第二単元，其邻近所述第一単元。所述第二単元包括第二漏极与第二源极之间的第二栅极。所述半导体装置进ー步包含浅沟槽隔离区域，其位于所述第一源极与所述第二源极之间。所述第一源极上以及所述第二源极上的应变材料的第一量大于所述第一漏极上以及所述第二漏极上的应变材料的第二量。所掲示实施例中的至少ー者所提供的ー个特定优点在于可通过施加可导致对单元的非対称所引起应カ的应变材料来增强单元的性能。因此，可在不减小単元密度的情况下改进例如ROM等装置的性能。因应变材料而增加的性能可至少部分地补偿因随着单元密度増加而减小的OPC校正而引起的性能降低。在检视整个申请案后，将明白本专利技术的其它方面、优点和特征，申请案包含以下部分附图说明具体实施方式和权利要求书。附图说明图I是包含应变材料的半导体装置的特定说明性实施例的图；图2是包含应变材料的半导体装置的制造的第一说明性实施例的总图；图3是包含应变材料的半导体装置的制造的第二说明性实施例的总图；图4是包含应变材料的半导体装置的制造的第三说明性实施例的总图； 图5是形成包含应变材料的半导体装置的方法的第一说明性实施例的流程图；图6是形成包含应变材料的半导体装置的方法的第二说明性实施例的流程图；图7是包含组件的无线通信装置的特定实施例的框图，所述组件包含在源极上具有比漏极上多的应变材料的単元；以及图8是说明用于结合在源极上具有比漏极上多的材料的単元使用的制造エ艺的数据流程图。具体实施例方式图I描绘具有沉积在多个代表性单元110、112、114和116上的应变材料104的半导体装置100。单元110具有源极120、栅极122和与单元112共享的共用漏极124。单元112具有栅极126和源极128。源极128接近单元114的源极130。浅沟槽隔离区域140位于单元112的源极128与单元114的源极130之间。浅沟槽隔离区域140包含半导体衬底内的隔离材料142，且至少部分地使源极128与源极130电隔离。単元114具有栅极132和与单元116共享的漏极134。单元116包含栅极136和源极138。在特定实施例中，半导体装置100可为非易失性存储器装置。举例来说，半导体装置100可为只读存储器(ROM)。在特定实施例中，应变材料104所引起的应变的量随着应变材料的量増加而增カロ。应变材料104可包含氮化硅(SiN)、碳化硅(SiC)、其它应变材料或其任何组合。如所说明，第一量160的应变材料104在单元110和112的共用漏极124上，且所述第一量160小于源极128、源极130和浅沟槽隔离区域140上的应变材料104的第二量164。第三量162的应变材料104在単元114和116的共用漏极134上，且大体上类似于第一量160。因此可在源极128、130处提供比在共用漏极124和134处提供的应变量大的应变量。共享共用漏极124的邻近单元110与112之间的第一栅极到栅极(gate_to-gate)距离150提供对可沉积在共用漏极124上的应变材料104的量的物理限制。相反，由浅沟槽隔离区域140隔开的邻近单元112与114之间的第二栅极到栅极距离152使较大量164的应变材料104能够沉积在源极128和130上。如所说明，源极128和源极130上的应变材料104在浅沟槽隔离区域140上大体上连续地延伸。因此，源极128和源极130处的应变材料104可引起比漏极124和漏极134处的应变材料104大的量的应变。单元110到116中的每ー者可使得能够控制单元的源极与漏极之间的电路径。举例来说，単元Iio响应于施加到栅极122的信号而控制沿源极120与漏极124之间的沟道的载流子路径(例如，电子、空穴或其组合的行进路径)。栅极122包含绝缘体140、栅极金属142、加盖层144以及保护性侧壁材料146。代表性単元中的一者或一者以上(例如代表性单元116)可为P型场效晶体管(PFET) 105，在此情况下，应变材料104可将压缩应カ106施加到PFET 105的沟道。或者，代表性单元116可为N型FET (NFET) 107。应变材料106可将张应力108施加到NFET 107的沟道。因为浅沟槽隔离区域14 0上有比共用漏极124、134上多的量164的应变材料104，所以可将不对称应变施加到邻近单元的沟道。与包含定位于浅沟槽隔离区域140上的虚拟栅极的単元布局相比，不对称应变可改进邻近単元的沟道内的载流子移动性，且增强単元性能，而不减小半导体装置100的单元密度。举例来说，增加的单元密度可减小邻近栅极之间(例如栅极122与126之间)的空间量。随着栅极间距(即，邻近栅极之间的距离)按比例变得小于栅极的高度，应变材料在栅极之间的有效沉积变得较困难。举例来说，所沉积的材料可填堵在栅极之间，且限制沉积的材料的有效量。然而，浅沟槽隔离区域140上较大的栅极到栅极距离152实现应变材料的有效沉积，即使具有减小的栅极间距(即，具有栅极到栅极距离150的减小)也是如此。图2描绘装置制造200的第一说明性实施例。制造200包含将第一掩模270施加本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2009.11.19 US 12/621,7361.一种方法，其包括 将应变材料施加到包括多个单元的半导体装置，所述单元中的至少两者彼此邻近， 其中所述至少两个单元中的第一者包括第一源极，且所述至少两个单元中的第二者包括第二源极， 其中所述第一源极接近所述第二源极，且其中浅沟槽隔离区域位于所述第一源极与所述第二源极之间，且 其中所述应变材料的至少一部分沉积在所述第一源极与所述第二源极之间的所述浅沟槽隔离区域上。2.根据权利要求I所述的方法，其中在所述第一源极上沉积比对应于所述第一源极的漏极上多的应变材料。3.根据权利要求I所述的方法，其中所述半导体装置为存储器装置。4.根据权利要求3所述的方法，其中所述存储器装置为只读存储器。5.根据权利要求I所述的方法，其中具有共用漏极的第一组邻近单元的第一栅极到栅极距离小于具有单独源极的第二组邻近单元的第二栅极到栅极距离。6.根据权利要求5所述的方法，其中超过所述第一栅极到栅极距离的所述第二栅极到栅极距离使得能够在所述第二组邻近单元的单元之间施加比所述第一组邻近单元的单元之间多的应变材料。7.根据权利要求5所述的方法，其中所述浅沟槽隔离区域位于所述第二组邻近单元的源极之间，且其中所述应变材料的沉积导致所述浅沟槽隔离区域上的所述应变材料的量比所述第一组邻近单元的所述共用漏极上的所述应变材料的量大。8.根据权利要求I所述的方法，其中通过集成到电子装置中的处理器来起始施加所述应变材料。9.一种方法，其包括 将第一掩模施加到半导体装置以形成经图案化装置，所述第一掩模识别至少一个虚拟栅极； 蚀刻所述经图案化装置以移除所述至少一个虚拟栅极以在所述经图案化装置内形成经蚀刻区；以及 将应变材料沉积到所述经图案化装置内的所述经蚀刻区。10.根据权利要求9所述的方法，其进一步包括将层间电介质ILD材料沉积在所述应变材料上。11.根据权利要求10所述的方法，其进一步包括穿过所述ILD材料的至少一部分沉积触点。12.根据权利要求11所述的方法，其进一步包括将至少一个金属层沉积在所述触点上以形成功能装置。13.根据权利要求9所述的方法，其进一步包括制造包括所述应变材料的半导体装置。14.根据权利要求13所述的方法，其中使所述至少一个虚拟栅极与所述半导体装置内的功能电路电隔离。15.根据权利要求9所述的方法，其进一步包括使用第二掩模来蚀刻所述经图案化装置。16.根据权利要求9所述的方法，其中所述至少一个虚拟栅极为非操作的。17.根据权利要求9所述的方法，其中所述应变材料包括氮化硅。18.根据权利要求17所述的方法，其中所述应变材料具有较强的张应力，且沉积在邻近所述经蚀刻区的η型场效晶体管NFET装置的源极上。19.根据权利要求17所述的方法，其中所述应变材料具有压缩应力，且沉积在邻近所述经蚀刻区的P型场效晶体管PFET装置的源极上。20.根据权利要求9所述的方法，其中所述应变材料包括碳化硅。21.根据权利要求9所述的方法，其中通过集成到电子装置中的处理器来起始沉积所述应变材料。22.—种设备,其包括 半导体装置，其包括 第一単元，其包括第一漏极与第一源极之间的第一栅极； 第二単元，其邻近所述第一単元，所述第二単元包括第二漏极与第二源极之间的第二栅极；以及 浅沟槽隔离区域，其位于所述第一源极与所述第二源极之间， 其中所述第一源极上以及所述第二源极上的应变材料的第一量大于所述第一漏极上以及所述第二漏极上的应变材料的第二量。23.根据权利要求22所述的设备，其中所述浅沟槽隔离区域包括所述半导体装置的衬底内的隔离材料，且其中所述第一源极上以及所述第二源极上的所述应变材料在所述浅沟槽隔离区域上大体上连续地延伸。24.根据权利要求22所述的设备，其中所述半导体装置进ー步包括所述第一源极与所述第二源极之间的虚拟栅极蚀刻区。25.根据权利要求22所述的设备，其进ー步包括选自由以下各项组成的群组的装置机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元和计算机，所述半导体装置集成到所述装置中。26.—种设备,其包括 用于控制第一源极与第一漏极之间的第一电路径的第一装置； 用于控制第二源极与第二漏极之间的第二电路径的第二装置； 用于至少部分地使所述第一源极与所述第二源极电隔离的装置；以及 用于引起所述第一源极与所述第二源极之间以及所述第一漏极与所述第二漏极之间的应变的装置，其中所述用于引起应变...

【专利技术属性】
技术研发人员：海宁·杨，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：