本发明专利技术提出的一种全数字卫星信号模拟源，内设置双口存储器，为编码和调制间多种速率转换提供接口的FPGA，通过高速串行接口相连数模转换器组成卫星信号模拟源的核心硬件架构，并通过模拟输出端连接一个宽带滤波器，直接产生多模、码速率连续可变的高中频宽带卫星模拟信号；DSP作为模拟源主控器件，完成监控下发的各种参数解析和对FPGA进行参数配置；FPGA内置32路并行调制方式，例化32路DDS并行输出、并行合成中心频率，FPGA根据符号速率和并行运算主频率，确定载波相位的翻转，通过逻辑算法产生IQ两路信号、信号编码、码型变换和正交调制，根据IQ不平衡参数计算Q路归一化系数，与Q路信号幅度乘加运算Q路幅度，IQ相加和模拟UQPSK调制方式。
【技术实现步骤摘要】
本专利技术涉及一种用于卫星测控和高速数传系统中卫星发射信号的模拟设备。主要应用于无线宽带通信领域中，为高速卫星数据传输系统提供的一种信号源设备，它可模拟卫星通信中多种模式、多种数据编码方式的通信方式，并提供宽带信道模拟。为地面测控、 数传设备提供卫星信号的模拟方法。
技术介绍
无线宽带、高速数据传输技术是高速无线数据传输系统的核心技术之一，随着侦查、遥感、探测等卫星技术的发展，越来越多的卫星采用更高传输码速率，如美国Quick Bird下行码速率高达320Mbps，印度IRS-P6和欧空局Envisat-I卫星的下行码速率也分别达到了 105Mbps和100Mbps。2008年2月，日本超高速因特网卫星搭乘H2A火箭升空，可实现最高速率每秒I. 2G比特的超高速双向数据通信。由于高速数据传输设备传输中心频率高、带宽宽，通常的实现方法是采用大规模可编程门阵列(FPGA)产生基带信号，通过宽带低通滤波，经正交调制的方式上变频到高中频。这种实现方式存在IQ双路一致性的问题， 对模拟电路设计要求较高。目前国内主流卫星数传技术还处于70MHz中频数传阶段，数传技术已经比较稳定可靠，但数据带宽和数据传输速率十分有限。现有中低速数传系统，即中心频率在70MHz，带宽几兆到几十兆的系统，通常采用 IQ正交调制的方法得到中频信号。在FPGA实现过程中，波形编码、码型变换等功能模块可进行串行编程实现，在DA器件中进行4倍或8倍内插、滤波等，并调制出波形。国内也有一些采用通用芯片实现的高速数传设备，这些设备主要由调制器单元、 解调器单元和接入单元组成，并可完成BPSK、QPSK、OQPSK等调制方式，可提供RS编码、卷积编码、RS编码+卷积编码，支持多种卫星制式。但它不能提供UQPSK调制方式，且设备组成复杂，对模拟射频电路、微带电路等模拟硬件电路设计的要求很高。现在国内市场上可购买的信号源仪器可产生几种常用的调制波形，但模式有限， 不提供UQPSK波形，数据带宽不超过50MHz。而由于卫星模式多、情况复杂，不可直接用作模拟源设备。任意波形发生器可产生的模式多、编程灵活、数据注入方便，但通常采用的方式是通过如MATLAB等软件直接计算输出信号并编译、循环播放，不能做到波形由硬件实时产生。传统模拟源采用IQ正交调制方式，需要两个DAC或一个双路DAC分别将I路和Q 路数字信号变换到模拟域再通过双路低通滤波器，正交调制器完成。这种方式即使在FPGA 内部IQ两路具有很好的一致性，但DAC的两个数据通道、滤波器的两个信号通道、正交调制器的两个输入口均存在不一致的问题。要保证这么多环节的一致性，实现起来相当复杂，有时还需要在多个元器件中挑选两套一致性好的器件。多套设备调试时还要对每套进行校准，费力费时。
技术实现思路
本专利技术的目的是针对上述现有技术的不足之处，提出一种功能强大、电路组成结构简单，模拟硬件电路设计要求低，能够提供UQPSK调制方式的高速全数字卫星信号模拟源。为达到上述目的，本专利技术提出的一种全数字卫星信号模拟源，包括，数字处理部分和模拟处理部分，其特征在于在数字处理部分中，为编码和调制间多种速率转换提供接口的大规模可编程门阵列(FPGA)，通过高速串行接口模块并行数据串化相连高速数模转换器 (DAC)直接合成高中频卫星模拟信号，通过外部存储器接口总线(EMIF)相连数字信号处理器(DSP)和可编程存储器(PROM)，DSP将监控下发的各种参数解析并进行参数配置，组成卫星信号模拟源的核心硬件架构，在模拟处理部分，仅在DAC模拟输出端连接一个宽带滤波衰减器滤去谐波并调节输出幅度，便可得到最终的多模、码速率连续可变的高中频宽带卫星模拟信号。FPGA内置逻辑算法产生I、Q两路信号、信号编码、码型变换和正交调制，内置32路并行调制方式，例化32路直接数字式频率合成器(DDS)并行输出、并行合成中心频率，并根据符号速率和并行运算主频率，确定载波相位的翻转，根据IQ不平衡参数计算Q路归一化系数，运算Q路幅度，模拟UQPSK调制。32个并行输出的DDS每8个DDS为一组，相邻之间相差固定的相位,各组并行数据串化后对应DAC的 一个端口。FPGA以IHz为步进，计算所需的频率字，并不断置数给DDS，改变载波DDS的输出和数据速率的输出，分别实现载波扫描和码率的扫描及码率每比特连续可变，两者若按多普勒变换关系进行同步改变，便可实现多普勒模拟。模拟源的数据信号流程是通过FPGA高速串行接口模块(0SERDES)，将内部运行在 112. 5MHz速率的并行处理信号按照8路串I路的方式转换为900Mbps高速串行数据，并与高速DAC接口，在DAC内部将A、B、C、D四路900Mbps高速数据进一步串行使用，成为采样速率3. 6Gsps的高速数据。本专利技术相比于现有技术具有如下有益效果电路组成结构简单。本专利技术的核心电路仅依靠大规模可编程门阵列FPGA和高速模数转换器DAC。720MHz高中频信号在FPGA内通过并行调制、高速编码等数字逻辑和算法实现， 并通过DAC转换为高中频模拟信号。在模拟输出端仅需添加宽带滤波衰减器即可。其它电路均为接口电路，包括CPCI接口、处理器外围存储接口等。如图I所示。模拟源的FPGA软件设计采用并行高速调制方式实现。FPGA中通过多条支路分别完成不同的编码、加扰等功能，FPGA内部设置切换开关与不同编码、变换等工作模式功能处理支路对应，当运行在工控机上的监控界面对当前需要的编码项等工作模式参数进行设置时，程序将信号流程切换到对应功能处理支路，由此可灵活配置切换开关，选择增减编码单元，并通过分级接口解决了多种编码功能带来的码流速率不一致问题，保证码流完整性。 FPGA的数字并行调制逻辑的并行度为32路，根据符号速率和并行运算主频率，确定载波相位的翻转位置。同时，调制无需乘法器，均采用异或逻辑实现，与常规手段相比，可节约30% FPGA的硬件资源。模拟电路设计要求低。本专利技术在模拟电路部分仅有中心频率720MHz，带宽200MHz的宽带滤波衰减器。且滤波器矩形系数等技术指标要求很低，易于实现，最大程度降低模拟器件的成本。而通常模拟源设备和信号源设备都具有复杂的模拟电路组合，指标要求高， 成本高。功能强大。本专利技术的模拟源设备功能强大，表现在以下几个方面O输出信号灵活。本专利技术采用了 FPGA高速并行数字处理算法和高速DAC，通过高速 DAC 3. 6GHz的高速数据采样，直接产生720MHz高中频，20Μ 200ΜΗζ宽带的多模、码速率连续可变的宽带卫星模拟信号；核心算法、波形构成均通过FPGA内部逻辑完成，产生的输出信号灵活，不再受到后端模拟器件的限制，如传统方案通过IQ正交调制，中心频率受到本振源输出频率限制，载波抑制收到IQ幅度和相位一致性限制等。本专利技术实际产生的信号在未做均衡的情况下能做到QPSK信号EVM小于5，单载波杂散小于-60dBc的良好指标。2)载波扫描、多普勒模拟功能易于实现。由于本专利技术由FPGA直接决定输出信号， 相对传统载波扫描采用直接数字合成器(DDS)通过锁相环(PLL)、压控振荡器(VC0)，去改变正交调制器本振端(Lo)的实现方案更直接，相对传统多普勒模拟更易于实现。本专利技术中 720MHz本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种全数字卫星信号模拟源，包括，数字处理部分和模拟处理部分，其特征在于在数字处理部分中，为编码和调制间多种速率转换提供接口的大规模可编程门阵列(FPGA)，通过高速串行接口模块将并行数据串化相连高速数模转换器(DAC )直接合成高中频宽带卫星模拟信号，通过外部存储器接口总线(EMIF)相连数字信号处理器(DSP)和可编程存储器(PROM)，DSP将监控下发的各种参数解析并进行参数配置，组成卫星信号模拟源的核心硬件架构，在模拟处理部分，仅在DAC模拟输出端连接一个宽带滤波衰减器滤去谐波并调节输出幅度，得到最终的多模、码速率连续可变的高中频宽带卫星模拟信号。2.如权利要求I所述的全数字卫星信号模拟源，其特征在于=FPGA内置逻辑算法产生I、Q两路信号、信号编码、码型变换和正交调制，内置32路并行调制方式，例化32路直接数字式频率合成器(DDS)并行输出、并行合成中心频率，并根据符号速率和并行运算主频率，确定载波相位的翻转，根据IQ不平衡参数计算Q路归一化系数，运算Q路幅度，模拟UQPSK调制。3.如权利要求2所述的全数字卫星信号模拟源，其特征在于所述数字处理部分包括，数字信号处理器(DSP)及其外部存储器接口总线(EMIF)上相连的FPGA和外围存储器件(FLASH)、用于FPGA程序存储和加载的可编程存储器(PROM)，以及本地端连接在FPGA上，用于监控计算机的参数设置、数据注入的设备周边组件接口(PCI)桥和高速数模转换器(DAC)，包括提供高速采样时钟信号的点频时钟源；模拟处理部分包括，通过FPGA进行幅度控制的宽带滤波衰减器。4.如权利要求I所述的全数字卫星信号模拟源，其特征在于32个并行输出的DDS，每8个DDS为一组，相邻之间相差固定的相位，各组并行数据串化后对应DAC的一个端口。5.如权利要求I所述的全数字卫星信号模拟源，其特征在于=FPGA以IHz为步进，计算所需的频率字，并不断置数给DDS，改变载波DDS的输出和数据速率的输出，分别实现载波扫描和码率的扫描及码率每比特连续可变，两者若按多普勒变换关系进行同步改变，可实现多普勒...
【专利技术属性】
技术研发人员：马力科，王宇舟，
申请(专利权)人：中国电子科技集团公司第十研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。