视频信号处理电路与其方法技术

视频信号处理电路包括：一传输串流译码单元，译码一解调变后模拟射频信号以产生一第一传输串流信号；以及一传输串流率控制单元，根据该第一传输串流信号的位率，决定是否插入一空白封包串流至该第一传输串流信号以产生一第二传输串流信号。

【技术实现步骤摘要】

本申请是有关于ー种。背景技木电视机已成为人们生活不可或许的电子产品。现在，数字电视更是众所瞩目，因为数字电视的分辨率和细致度明显提高，还有抗干扰能力使画质不受气候影响，且更能提供各种互动功能和软件升级功能。能够接收并处理外来数字电视信号的电视机，或有内置数字电视译码器的电视机，一般称为数字电视机。能够接收并处理外来数字电视信号的电视机已逐渐普及，但大部份家庭仍使用只能接收模拟电视信号的电视机。如要继续使用这些只能接收模拟电视信号的电视机，可以在电视机上安装「数字电视机上盒(Set-top Box)」，以把数字电视信号转换成模拟电视信号，就能以模拟电视机接收数字电视信号。 数字电视机上盒将数字电视频信号转为模拟信号，再经解调变、解压缩、数模转换后，成为人眼可以观看的模拟视频信号。于数字电视机上盒的视频信号处理过程中，如果传输串流(Transport Stream,TS)的位率无法保持稳定的话，则后续的处理(如解扰乱操作)可能会被迫中断或是误动作。
技术实现思路
本申请系有关于ー种，其保持/改变TS信号的位率。根据本揭露的ー实施例，提出一种视频信号处理电路，包括一传输串流译码单兀，译码ー解调变后模拟射频信号以产生一第一传输串流信号；以及ー传输串流率控制单元，根据该第一传输串流信号的位率，决定是否插入一空白封包串流至该第一传输串流信号以产生一第二传输串流信号。根据本揭露的另ー实施例，提出一种视频信号处理方法，包括译码ー解调变后模拟射频信号以产生一第一传输串流信号；以及根据该第一传输串流信号的位率，决定是否插入一空白封包串流至该第一传输串流信号以产生一第二传输串流信号。为了对本申请的上述及其它方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下附图说明图I显示根据本揭露的一实施例的视频信号处理电路的功能示意图。图2显示根据本揭露实施例的TS率控制单元的方块图。图3显示根据本揭露实施例的控制逻辑电路的功能方块图。图4A显示根据本揭露实施例的写入控制信号产生单元的信号时序图。图4B显示根据本揭露实施例的写入地址产生単元的信号时序图。图4C显示根据本揭露实施例的读取控制信号产生单元的信号时序图。图4D显示根据本揭露实施例的读取地址产生单元的信号时序图。图4E显示根据本揭露实施例的可用封包量指示单元的信号时序图。图4F显示根据本揭露实施例的输出封包产生单元的信号时序图。图4G显示根据本揭露实施例的频率产生单元的信号时序图。图5显示根据本揭露实施例的有限状态机的示意图。图6A显示根据本揭露实施例的决定单元的信号时序图。图6B显示根据本揭露实施例的已传输封包量计数单元的信号时序图。 图6C显示根据本揭露实施例的等待周期计数单元的信号时序图。图6D显示根据本揭露实施例的FSM控制单元的信号时序图。图6E显示根据本揭露实施例的数据有效指示単元的信号时序图。主要组件符号说明I :调谐单元2 :解调变单元3 TS译码单元4 TS率控制单元5 :解扰乱单元6 TS解多任务单元7 =MPEG译码单元45 :空白封包串流产生单元47:多任务器100:TS缓冲单元200 :控制逻辑电路200A :写入控制信号产生单元200B :写入地址产生单元200C :读取控制信号产生单元200D :读取地址产生单元200E :可用封包量指示単元200F :输出封包产生单元200G :频率产生单元300:有限状态机201、203、218、227、264、279、289、298 :闩锁单元206、208、230、243、252、292，295、299 :逻辑闸210、232、256、257、272 :加法单元215、235、237、261、263、274、283、285 :多任务器221、223、240、281 :比较器300A:决定单元300B 已传输封包量计数单元300C :等待周期计数单元300D FSM 控制单元300E :数据有效指示単元305、308、330、335、347、349、366、398 :逻辑闸302、324、364、389、392、394 :比较器314、318、328、355、358、372、378、383 :多任务器321、361、366、375、386 :闩锁单元311、351、367 :加法单元具体实施方式图I显示根据本揭露的一实施例的视频信号处理电路的功能示意图。如图I所示，视频信号处理电路包括调谐单元(tuner) I,解调变单元2, TS译码单元(TS decoder) 3,TS率控制单元4，解扰乱单元(descrambler) 5，TS解多任务单元6与MPEG译码单元7。调谐单元I接收模拟射频信号RF，将射频信号RF降频，比如由高频(比如但不受限于200 800MHz)降至中频(比如但不受限于36MHz左右)，然后传送至解调变单元2。解调变单元2对信号进行解调变(比如频道校正，频道同步化，除错，频道编码等) 后，送出给TS译码单元3。TS译码单元3对解调变单元2的输出信号进行TS译码，以解出TS信号。TS率控制单元4可改变TS信号的位率。位率经过改变后的TS信号送至解扰乱单元5，进行解扰乱。TS解多任务单元6对解扰乱単元5的输出信号进行解扰乱，并送至MPEG译码单元7，以产生人眼可观看的模拟视频信号AV0UT。现将说明根据本揭露实施例的TS率控制单元4的操作，以说明其如何改变TS信号的位率。现请參考图2，其显示根据本揭露实施例的TS率控制单元4的方块图。如图2所示，TS率控制单元4包括TS缓冲单元100、空白封包串流产生单元45、多任务器47与控制逻辑电路电路200。TS率控制单元4改变TS信号的位率，也就是说，TS率控制单元4从信号TSRl产生信号TSR2，其中，信号TSRl与信号TSR2的位率原则上不同，信号TSRl与TSR2都是TS信号。TS信号包括信号MPDATA、MPERR、MPSTR、MPDVAL与MPCLK。信号MPDATA代表数据，信号MPERR代表数据是否有误，信号MPSRT代表数据起始，信号MPDVAL代表数据是否有效，而信号MPCLK则是信号TS的频率信号。于本揭露中，信号MPDATA、MPERR、MPSTR亦可合称为信号TS的封包信号。TS缓冲单元100比如但不受限于由双端SRAM所实施。于另一可能实施做法中，TS缓冲单元100可为循环式缓冲存储器(circular buffer)。读取控制信号RD,由控制逻辑电路电路200所产生，用以控制TS缓冲单元100进行读取操作。地址信号addr_RD是读取地址。写入控制信号WR，由控制逻辑电路电路200所产生，用以控制TS缓冲单元100进行写入操作。地址信号addr_WR则是写入地址。信号TSR2内的封包可能由TS缓冲单元100所提供或是由空白封包串流产生单元45所提供。空白封包串流产生单元45提供空白封包串流。如果暂存于TS缓冲单元100的可用封包数量大于门坎值T的话，则信号TSR2的封包由TS缓冲单元100所提供；否则，信号TSR2的封包由空白封包串流产生单元45所提供。多任务器47受控于控制逻辑电路电路200所产生的信号SA，以选择信号TSR2内的封包(比如包括信号MPDATA_out、MPERR_out与MP本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种视频信号处理电路，包括 一传输串流译码单元，译码ー解调变后模拟射频信号以产生一第一传输串流信号；以及 一传输串流率控制单元，耦接至该传输串流译码单元，根据该第一传输串流信号的位率，决定是否插入一空白封包串流至该第一传输串流信号以产生一第二传输串流信号。2.根据权利要求I所述的视频信号处理电路，其特征在干，该传输串流率控制单元包括 一传输串流缓冲单元，用以暂存该第一传输串流信号的一封包信号； 一控制逻辑电路，从该第一传输串流信号的ー频率信号与该第一传输串流信号的一数据有效指示信号产生ー操作控制信号、一地址信号、一多任务器控制信号、该第二传输串流信号的ー频率信号与该第二传输串流信号的一数据有效指示信号； 一空白封包串流产生单元，产生该空白封包串流；以及 一多任务器，耦接至该传输串流缓冲单元、该控制逻辑电路与该空白封包串流产生单元，根据该控制逻辑电路所产生的该多任务器控制信号，以决定将该传输串流缓冲单元所暂存的该第一传输串流信号的该封包信号与该空白封包串流的至少ー者传输至该控制逻辑电路； 其中，该传输串流缓冲单元根据该控制逻辑电路所产生的该操作控制信号与该地址信号而进行读/写操作；以及 其中，如果该控制逻辑电路判断暂存于该传输串流缓冲单元内的一可封包数量大于ー可用封包门坎值的话，则该控制逻辑电路从该第二传输串流信号的该封包信号由该传输串流缓冲单元所提供，否则，该控制逻辑电路判断该第二传输串流信号的该封包信号由该空白封包串流产生单元所提供。3.根据权利要求2所述的视频信号处理电路，其特征在于，该控制逻辑电路包括 一写入控制信号产生单元，耦接至该传输串流译码单元，从该第一传输串流信号的该频率信号的多个取样信号与该第一传输串流信号的该数据有效指示信号来产生ー写入控制信号给该传输串流缓冲单元，以控制该传输串流缓冲单元的一写入操作。4.根据权利要求3所述的视频信号处理电路，其特征在于，该控制逻辑电路更包括 一写入地址产生単元，耦接至该写入控制信号产生单元，当该写入控制信号出现时，该写入地址产生単元递增ー写入地址，该写入地址控制该传输串流缓冲单元的该写入操作，当该写入地址到达一上限值时，该写入地址产生単元重设该写入地址。5.根据权利要求4所述的视频信号处理电路，其特征在于，该控制逻辑电路更包括 一读取控制信号产生单元，递增ー參数，井根据该參数与ー频率比值间的ー关系来产生ー频率设定信号与ー频率重设信号，该读取控制信号产生单元根据该频率重设信号与该多任务器控制信号来产生ー读取控制信号以控制该传输串流缓冲单元的ー读取操作。6.根据权利要求5所述的视频信号处理电路，其特征在于，该控制逻辑电路更包括 一读取地址产生単元，耦接至该读取控制信号产生单元，当该读取控制信号出现时，该读取地址产生单元递增ー读取地址，该读取地址控制该传输串流缓冲单元的该读取操作，当该读取地址到达一上限值时，该读取地址产生単元重设该读取地址。7.根据权利要求6所述的视频信号处理电路，其特征在于，该控制逻辑电路更包括一可用封包量指示単元，耦接至该写入控制信号产生单元与该读取控制信号产生单元; 在该传输串流缓冲单元被写入时，该可用封包量指示単元递增一可用封包量指示数量; 在该传输串流缓冲单元被读取时，该可用封包量指示単元递减该可用封包量指示数量。8.根据权利要求7所述的视频信号处理电路，其特征在于，该控制逻辑电路更包括 一输出封包产生单元，耦接至该多任务器，当该频率设定频率出现时，该输出封包产生単元从该多任务器的ー输出信号产生该第二传输串流信号的该封包信号。9.根据权利要求8所述的视频信号处理电路，其特征在于，该控制逻辑电路更包括 一频率产生単元，耦接至该读取控制信号产生单元； 当该频率设定信号出现时，该频率产生单元设定该第二传输串流信号的该频率信号；以及 当该频率重设信号出现时，该频率产生单元重设该第二传输串流信号的该频率信号。10.根据权利要求9所述的视频信号处理电路，其特征在于，该控制逻辑电路更包括 一有限状态机，耦接至该写入控制信号产生单元与该可用封包量指示単元，根据该频率设定信号与该可用封包量指示数量而产生该多任务器控制信号与该第二传输串流信号的该数据有效指示信号，该有限状态机具有ー闲置状态、一传输状态与一等待状态。11.根据权利要求10所述的视频信号处理电路，其特征在于，该有限状态机包括 一决定单元，耦接至该写入控制信号产生单元与该可用封包量指示単元，当该有限状态机由该闲置状态进入至该传输状态时，该决定单元判断暂存于该传输串流缓冲单元内的该可封包数量是否大于该可用封包门坎值。12.根据权利要求11所述的视频信号处理电路，其特征在于，该有限状态机包括 一已传输封包量计数单元，耦接至该读取控制信号产生单元，计数一已传输封包量是否到达一已传输封包门坎值，如果是的话，则该有限状态机从该传输状态进入至该等待状态。13.根据权利要求1...

【专利技术属性】
技术研发人员：林信一，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：