复用编码器的编译码存储装置及方法制造方法及图纸

本发明专利技术公开了一种复用编码器的编译码存储装置及方法。本发明专利技术的编译码存储装置及方法在译码过程能够重复利用编码器，而不需要增加额外的硬件，使得EDAC译码器的面积大大减小。

【技术实现步骤摘要】

本专利技术涉及半导体行业存储器
，尤其涉及一种。
技术介绍
随着空间技术的不断进步，人类空间活动范围不断扩大，各国相继推出空间探索计划来开发利用太空。在电磁环境比较恶劣的太空，ー些大規模集成电路常常会受到干扰，导致不能正常工作。像RAM这种利用双稳态进行存储的器件，往往会在强干扰下发生翻转，使原来存储的“O”变为“ I”，或者“ I”变为“0”，这种现象称为单粒子翻转。上述造成的后果往往是很严重的，例如导致ー些控制程序跑飞，存储的关键数据出错等等。目前，随着芯片集成度的増加，发生错误的可能性也在増大。 最初，人们采用増加存储节点电容和节点阻抗的方法来提高电路抗单粒子翻转的性能，这是因为通常单粒子翻转效应只能造成瞬态的大电流，存储节点的电容和阻抗增加，使得存储节点跳变到翻转电平的RC延时大大增加，而这个大电流通常維持的时间比较短，这样存储节点无法在这么短时间内跳变到翻转电平。不过这个方法也有个自身所固有的缺点，増大了 RC延时同时也增加了写入信息所需的时间，而且存储节点上大的电容和阻抗也増加了存储单元面积，増加了位线上的电容，使得存取时间增加。后来人们开始采用增加冗余存储节点的方法来提高其抗单粒子翻转性能，比如后来专利技术的七管、八管、十二管等多管単元，但是同样存在上面的写入时间长，面积增大造成位线电容增加，存取时间变长的问题。目前，研究开发人员开始从系统逻辑层次上提高存储器的抗单粒子翻转性能，即使存储信息发生翻转，通过错误检测与纠正(Error Detection andcorrection,简称EDAC)电路的逻辑操作也能使发生翻转的错误信息位恢复正常。开始人们在编译码存储装置中采用三态表决电路进行逻辑判断，但是这种方法需要三倍的存储面积，电路复杂且功耗较大，不适合大規模存储电路。
技术实现思路
(一 )要解决的技术问题为克服现有技术中的上述缺陷，本专利技术提供了一种，通过复用编码器的方式减小其电路复杂度及所需的面积、功耗。( ニ )技术方案根据本专利技术的ー个方面，提供了一种复用编码器的编译码存储装置。该编译码存储装置包括错误检测与纠正EDAC编码器、存储器和EDAC译码器，在编码阶段EDAC编码器，用于根据从输入端获取的N位信息位数据进行编码后输出M位校检位数据，其中M < N ;存储器，与EDAC编码器正向连接，用于存储N位信息位数据和M位校检位数据；在译码阶段EDAC编码器，用于根据从存储器获取的N位信息位数据进行编码后输出M位校检位数据；EDAC译码器，与存储器和EDAC编码器正向连接，用于根据EDAC编码器所输出的M位校检位数据和从存储器中读取的M位校检位数据，对从存储器中读取的N位信息位数据进行数据纠错改正，输出纠错改正后的N位信息位数据。优选地，本技术方案编译码存储装置还包括与EDAC编码器、存储器和EDAC译码器相连接的路径控制器，其中在编码阶段，路径控制器开启EDAC编码器至存储器的数据流路径，关断存储器至EDAC编码器的数据流路径、存储器至EDAC译码器的数据流路径；且存储器与EDAC编码器正向连接；在译码阶段，路径控制器开启存储器至EDAC编码器的数据流路径、存储器至EDAC译码器的数据流路径，关断EDAC编码器至存储器的数据流路径；且EDAC译码器与存储器和EDAC编码器正向连接。优选地，本技术方案编译码存储装置中，存储器为8位存储器或32位存储器；当存储器为8位存储器吋，N = 8，M = 4 ;或当存储器为32位存储器吋，N = 32，M = 7。优选地，本技术方案编译码存储装置中，当存储器为32位存储器吋，EDAC编码器， 用于采用海斯HSIAO编码，根据32位信息位数据进行编码后输出7位校检位数据；和EDAC译码器，用于采用HSIAO编码的校检矩阵，根据EDAC编码器所输出的7位校检位数据和从存储器中读取的7位校检位数据，对从存储器中读取的32位信息位数据进行数据纠错改正。优选地，本技术方案编译码存储装置中，当存储器为32位存储器吋，EDAC编码器包括5个14输入异或门和2个13输入异或门；每个异或门分别从32位信息位数据中挑选预设位的数据输入，并输出I位校检位数据；EDAC编码器输出的7位校检位数据有顺序。优选地，本技术方案编译码存储装置中，EDAC译码器由7个2输入异或门、32个7输入与门、32个2输入异或门；7个2输入异或门，用于从存储器里读取的7位校检位数据和EDAC编码器输出的7位校检位数据按顺序分别进行异或操作，得到7位初级纠错信号；32个7输入与门，与7个2输入异或门相连接，用于分别对这7位初级纠错信号的正负值进行32种与操作，得到32个次级纠错信号；32个2输入异或门，与32个7输入与门相连接，用于根据32个次级纠错信号与从存储器中读取的32位信息位数据进行异或操作，对从存储器中读取的32位信息位数据的进行检错与纠正；输出检错与纠正后的32位信息位数据。根据本专利技术的另ー个方面，还提供了一种复用编码器的编译码存储方法。该方法包括在编码阶段，EDAC编码器根据从输入端获取的N位信息位数据进行编码后输出M位校检位数据，其中M < N ;N位信息位数据和M位校检位数据存储干与EDAC编码器正向连接的存储器；在译码阶段，EDAC编码器根据从存储器获取的N位信息位数据进行编码后输出M位校检位数据；EDAC译码器根据EDAC编码器所输出的M位校检位数据和从存储器中读取的M位校检位数据，对从存储器中读取的N位信息位数据进行数据纠错改正，输出纠错改正后的N位信息位数据。(三)有益效果本专利技术具有下列有益效果I)本专利技术的编译码存储装置及方法中，在译码过程能够重复利用编码器，而不需要增加额外的硬件，使得译码器的面积大大减小；2)本专利技术通过采用一位纠错两位检错的纠错码理论，使得存储器的抗单粒子翻转能力大幅度提高，在同字节发生一位翻转的情况下，能够被全部纠正，输出正确数据，而在发生两位翻转的情况下，能够被检测到，并被部分纠正。附图说明图I为本专利技术实施例编译码存储装置的结构示意图；图2为本专利技术实施例编译码存储装置中(39，32)编译码校检矩阵；图3为本专利技术实施例编译码存储装置中EDAC编码器的逻辑电路图；图4为本专利技术实施例编译码存储装置中EDAC译码器的逻辑电路图； 图5为本专利技术实施例编译码存储装置中EDAC译码器次级译码电路的逻辑电路图。具体实施例方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并參照附图，对本专利技术进ー步详细说明。在本专利技术的一个示例性实施例中，提供了一种可复用编码器的编译码存储装置。该编译码存储装置包括错误检测与纠正EDAC编码器、存储器和EDAC译码器。在编码阶段EDAC编码器，用于根据从输入端获取的N位信息位数据进行编码后输出M位校检位数据，其中M < N ;存储器，与EDAC编码器正向连接，用于存储N位信息位数据和M位校检位数据。在译码阶段=EDAC编码器，用于根据从存储器获取的N位信息位数据进行编码后输出M位校检位数据；EDAC译码器，与存储器和EDAC编码器正向连接，用于根据EDAC编码器所输出的M位校检位数据和从存储器中读取的M位校检位数据，对从存储器中读取的N位信息位数据进行数据纠错改正，输出纠错改正后的N本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种复用编码器的编译码存储装置，其特征在于，该编译码存储装置包括错误检测与纠正EDAC编码器、存储器和EDAC译码器， 在编码阶段所述EDAC编码器，用于根据从输入端获取的N位信息位数据进行编码后输出M位校检位数据，其中M < N ;所述存储器，与所述EDAC编码器正向连接，用于存储所述N位信息位数据和所述M位校检位数据； 在译码阶段所述EDAC编码器，用于根据从所述存储器获取的N位信息位数据进行编码后输出M位校检位数据；所述EDAC译码器，与所述存储器和所述EDAC编码器正向连接，用于根据所述EDAC编码器所输出的M位校检位数据和从所述存储器中读取的M位校检位数据，对从所述存储器中读取的N位信息位数据进行数据纠错改正，输出纠错改正后的N位信息位数据。2.根据权利要求I所述的编译码存储装置，其特征在于，该编译码存储装置还包括 与所述EDAC编码器、存储器和EDAC译码器相连接的路径控制器，其中 在编码阶段，所述路径控制器开启EDAC编码器至存储器的数据流路径，关断存储器至EDAC编码器的数据流路径、存储器至EDAC译码器的数据流路径；且所述存储器与所述EDAC编码器正向连接； 在译码阶段，所述路径控制器开启存储器至EDAC编码器的数据流路径、存储器至EDAC译码器的数据流路径，关断EDAC编码器至存储器的数据流路径；且所述EDAC译码器与所述存储器和所述EDAC编码器正向连接。3.根据权利要求I所述的编译码存储装置，其特征在于，所述存储器为8位存储器或32位存储器； 当所述存储器为8位存储器时，所述N = 8，所述M = 4 ;或 当所述存储器为32位存储器时，所述N = 32，所述M = 7。4.根据权利要求3所述的编译码存储装置，其特征在于，当所述存储器为32位存储器时 所述EDAC编码器，用于采用海斯HSIAO编码，根据32位信息位数据进行编码后输出7位校检位数据；和 所述EDAC译码器，用于采用HSIAO编码的校检矩阵，根据所述EDAC编码器所输出的7位校检位数据和从所述存储器中读取的7位校检位数据，对从所述存储器中读取的32位信息位数据进行数据纠错改正。5.根据权利要求4所述的编译码存储装置，其特征在于，当所述存储器为32位存储器时，所述EDAC编码器包括5个14输入异或门和2个13输入异或门； 每个所述异或门分别从32位信息位数据中挑选预设位的数据输入，并输出I位校检位数据；所述EDAC编码器输出的7位校检位数据有顺序。6.根据权利要求5所述的编译码存储装置，其特征在于，所述EDAC译码器由7个2输入异或门、32个7输入与门、32个2输入异或门； 所述7个2输入异或门，用于从所述存储器里读取的7位校检位数据和...

【专利技术属性】
技术研发人员：王一奇，韩郑生，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：