一种ESD电路的沟道及其制备方法技术

本发明专利技术公开了一种静电释放(ESD)电路的沟道及其设计方法，通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，所述ESD电路区域的每一个子沟道宽度，与像素区域的沟道宽度相同，即在制作掩膜板时，保证ESD电路区域的沟道的宽度与像素区域的沟道宽度相同。通过本发明专利技术方法，保证了ESD电路区域的TFT的GT?Thickness与像素区域的保持一致，使得这两个区域的光的透过量保持一致，从而避免了GT?PR无法顺利实现的问题。同时，在ESD部分的W/L比较小时，也可以通过多个沟道的相连来实现，从而减小了因为工艺中的偏差而导致的W尺寸变动，而带来的TFT的导通电流Ion提高，驱动能力增加，但栅源电容Cgs、栅漏电容Cgd随之增加的影响。

【技术实现步骤摘要】

本专利技术涉及薄膜晶体管液晶显示器(TFT-IXD)技术，尤指一种静电释放(ESD，Electro-Static discharge)电路的沟道及其制备方法。
技术介绍
随着TFT-IXD产业的发展，TFT-IXD产品的竞争日趋激烈，各厂家都在通过开发与采用新技术，以便在降低成本与提高产品性能等各个方向进行努力与尝试。其中，4mask技术就是为了减少工艺步骤，节约原材料，提高产能等各个方面的代表技术。在各种4mask技术中，单缝衍射(SSM，Single Slit Mask)技术最为突出。在SSM技术中，利用光的衍射现象实现了在TFT的沟道部分光的不完全透过，从而形成了具有一定灰阶厚度(GT Thickness)的部分曝光的灰度区域，该灰度区域的存在使得4mask工艺得以实现。由于SSM技术不但可以实现以上目的，还可以通过减小TFT沟道宽度达到提高产品性能的作用。因此，SSM技术是目前重点研究的技术。大家知道，TFT的导通电流Ion与宽长比(W/L，其中，W为沟道周长，L为沟道长即本专利技术中的沟道宽度)存在一个正比的关系当W增加时，TFT的导通电流Ion会提高，驱动能力会增加，但是，栅源电容Cgs、栅漏电容Cgd会随之增加，这样，必然导致栅极Gate、数据Data线上的负载增加；当L减小时,在导通Ion、驱动能力的变化与W尺寸增加时,栅源电容Cgs、栅漏电容Cgd以及数据Data线上的负载都会减小。一般的，TFT的沟道部分尺寸非常小，一般在2.0iim 3.0iim之间，像素区的沟道宽度与ESD电路区域的TFT沟道宽度不同，且采用SSM技术进行工艺生产时，由于部分透过区域的灰阶光刻胶(GT PR，Gray Tone PR)对于光的透过量又非常敏感，所以，如何保证像素区域与ESD电路区域的TFT的GT PR厚度保持一致，成为了采用SSM技术进行工艺生产中的一大难题。图I为现有采用多缝干涉原理的ESD电路区域的沟道mask设计的示意图，图2为现有ESD电路的等效电路的示意图，如图I (阴影部分表示一个沟道)，在采用多缝干涉原理时，主要存在两个重大缺陷，一个是当ESD部分的多缝干涉与像素部分的单缝衍射同时使用时，无法保证上述两个部分光的通过率一致，进而导致沟道GT PR不能保持一致，增加了工艺控制的难度，也会降低工艺的良率。另外一个缺陷是当使用多缝干涉时，沟道内的PR会有Ripple出现，也就是说会出现PR的不平坦现象，也会增加工艺控制的难度，降低工艺的良率。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种ESD电路的沟道及其制备方法，列基板及其制备方法，掩膜板，以及液晶显示装置，能够保证ESD电路区域的TFT的GTThickness与像素区域的保持一致，使得这两个区域的光的透过量保持一致，从而避免GTPR无法顺利实现的问题。为达到上述目的，本专利技术的技术方案是这样实现的一种静电释放ESD电路沟道的制备方法，包括通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，所述ESD电路区域的每一个子沟道宽度与像素区域的沟道宽度相同。所述通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道为调节曝光设备的曝光量，使得曝光设备的曝光量相同。一种阵列基板的制备方法，包括调节曝光设备的曝光量，使得曝光设备的曝光量相同； 通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，所述ESD电路区域的每一个子沟道宽度与像素区域的沟道宽度相同。一种静电释放ESD电路的沟道，ESD电路区域包括多个串联的子沟道；且，各子沟道的沟道宽度相同；各子沟道的沟道宽度与像素区域的沟道宽度相同。所述ESD电路区域中串联的子沟道包括三个。一种掩模版，所述掩模版上对应ESD电路区域的每一个子沟道宽度，与像素区域的沟道宽度相同。一种阵列基板，所述阵列基板包括ESD电路区域包括多个串联的子沟道；且，各子沟道的沟道宽度相同；各子沟道的沟道宽度与像素区域的沟道宽度相同。所述ESD电路区域中串联的子沟道包括三个。一种液晶显示装置，包括阵列基板，所述阵列基板包括ESD电路区域包括多个串联的子沟道；且，各子沟道的沟道宽度相同；各子沟道的沟道宽度与像素区域的沟道宽度相同；所述ESD电路区域中串联的子沟道包括三个。从上述本专利技术提供的技术方案可以看出，通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道,所述ESD电路区域的每一个子沟道宽度，与像素区域的沟道宽度相同，即在制作掩膜板时，保证ESD电路区域的沟道的宽度与像素区域的沟道宽度相同。通过本专利技术方法，保证了 ESD电路区域的TFT的GT Thickness与像素区域的保持一致，使得这两个区域的光的透过量保持一致，从而避免了 GT PR无法顺利实现的问题。同时，在ESD部分的W/L比较小时，也可以通过多个沟道的相连来实现，从而减小了因为工艺中的偏差而导致的W尺寸变动，而带来的TFT的导通电流Ion提高，驱动能力增加，但栅源电容Cgs、栅漏电容Cgd随之增加的影响。附图说明图I为现有采用多缝干涉原理的ESD电路区域的沟道mask设计的示意图；图2为现有ESD电路的等效电路的不意图；图3为本专利技术实施例采用单缝衍射的ESD电路区域的沟道mask设计的示意图；图4为本专利技术实施例ESD电路的等效电路的示意图。具体实施方式图3为本专利技术实施例采用单缝衍射原理的ESD电路区域的沟道mask设计的示意图，图4为本专利技术实施例ESD电路的等效电路的示意图。如图3所示，按照单缝衍射原理，通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，并取ESD电路区域的每一个子沟道(如图3中箭头所指的空白部分，方格阴影部分为电极)宽度，与像素区域的沟道宽度相同，即在制作掩膜板时，保证ESD电路区域的单个沟道的宽度与像素区域的沟道宽度相同，也就是说，通过在掩模板上设计相同的沟道尺寸，保证了在曝光工艺中具有相同的透光量，从而实现沟道部分相同的GT PR thickness。这样,在进行4mask制程时,曝光机的曝光量只需要根据相同的缝(slit)尺寸进行控制即可。具体工艺大致包括对曝光量进行调节，使得曝光机的曝光量相同。不同的曝光设备，曝光量的调节是不同的，具体如何调节属于本领域技术人员惯用技术手段，这里不再赘述。本专利技术还提供一种掩模版，该掩模版 上对应ESD电路区域的每一个子沟道宽度，与像素区域的沟道宽度相同。通过本专利技术实施例对曝光量的调节而保证在曝光工艺中就具有相同的透光量，从而保证ESD电路区域的沟道的宽度与像素区域的沟道宽度相同后，当采用SSM技术时，相比于普通的4mask技术,Ion可以提高30%以上，同时导通时的CgcUCgs可以降低15%以上。通过本专利技术方法，解决了现有技术中由于像素区域的TFT沟道和ESD电路区域的TFT沟道设计采用不同的宽度，而使得这两个区域的光的透过量不能保持一致，从而导致GTPR Thickness存在较大差异的问题。保证了 ESD电路区域的TFT的GT PR Thickness与像素区域的保持一致，使得这两个区域的光的透过量保持一致，从而避免了 GT PR不一致的问题。同时，如图4所示，通过本专利技术方法，使得在ESD电路区域，生成了多个相同沟道宽度的小尺寸的子沟道，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种静电释放ESD电路沟道的制备方法，其特征在于，包括通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，所述ESD电路区域的每一个子沟道宽度与像素区域的沟道宽度相同。2.根据权利要求I所述的制备方法，其特征在于，所述通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道为 调节曝光设备的曝光量，使得曝光设备的曝光量相同。3.一种阵列基板的制备方法，其特征在于，包括调节曝光设备的曝光量，使得曝光设备的曝光量相同； 通过一次构图工艺形成所述ESD电路区域的沟道和像素区域的沟道，所述ESD电路区域的每一个子沟道宽度与像素区域的沟道宽度相同。4.一种静电释放ESD电路的沟道，其特征在于，ESD电路区域包括多个串联的子沟道；且， 各子沟道的沟道宽度相同；各子沟道的沟道宽度与像素区域的沟道...

【专利技术属性】
技术研发人员：吕敬，张玉婷，孙阳，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：