短路虚拟架构、解内嵌的方法及装置制造方法及图纸

本发明专利技术公开了一种短路虚拟测试架构、解内嵌的方法及装置。短路虚拟测试架构包括一接地屏蔽层、至少二信号测试垫及一信号传输线。接地屏蔽层位于一基板上方。信号传输线位于接地屏蔽层上方及二信号测试垫之间。信号传输线电耦接到接地屏蔽层，且信号传输线的总长度小于一对应的信号传输线及一测试架构的一待测装置的一总长度。本发明专利技术在高频时使能更精确的RF模式。

【技术实现步骤摘要】

本专利技术涉及一种半导体装置的测试，尤其涉及一种解内嵌的方法及装置。
技术介绍
形成在半导体基板上的集成电路包括许多有源及无源组件，例如电阻器、电感器、电容器、转阻器、放大器等等。根据定义它们会呈现的(例如电阻值、电感值、电容值、增益等等)理想物理/电性特性的设计规格制造这些组件。虽然想要验证顺从特定设计规格而制造的每个组件，但是典型地，在整合到电路后，不能快速地测试各自的组件。因此，在晶片上制造个别IC组件的“独立”复制，以同样工艺以及同样物理/电性特性制造的组件；且假设“独立”复制所测量的物理/电性特性表示无测试的个别IC组件。在测试期间，“独立”复制，称为“待测装置” (DUT)，是电连接到导线头及测试垫，其又连接到外部测试装置。虽然物理/电性特性应该精确表示DUT的那些(以及个别IC组件)，测试垫以及导线头贡献物理/电性特性，称为“寄生物(parasitics)”(例如来自测试垫与导线头的电阻值、电容值以及电感值)，其提供DUT的测试的特性。借由称为“解内嵌”的工艺可取得寄生物以显现DUT的本质特性。因此，精确的解内嵌方法需要减低寄生物贡献且精确描述DUT(且最终，个别IC组件表示)固有的特性。目前，晶片上解内嵌方法称为“开路-短路”、“open-thru”，且“thru-reflect_line”( “TRL”)已经广泛用于说明寄生物,例如在高频(GHz等级)源自于测试垫及导线头的电阻值、电感值以及电容值。然而，目前解内嵌方法遭遇一些问题，例如短路过解内嵌(short over de-embedding),来自于介孔以及互连的过量寄生物贡献，以及缺少三维解内嵌能力。这些问题在高频时变得更严重，例如在接近50Ghz的频率。因此，当现有的解内嵌方法已经是适用于所要的目的，是不能完全地满足每个层面。
技术实现思路
为了解决现有技术的问题，本披露的一第一层面包括一短路虚拟测试架构。短路虚拟测试架构包括一接地屏蔽层，位于一基板上方；至少二信号测试垫；一信号传输线，位于该接地屏蔽层上方及二信号测试垫之间。于一实施例中，该信号传输线电耦接到该接地屏蔽层，以及其中该信号传输线的总长度小于一对应的信号传输线及一测试架构的一待测装置的一总长度。本披露的另一层面包括解内嵌的装置。解内嵌装置包括一测试架构，测试架构包括一待测装置(DUT)经由一第一传输线耦接到一左信号垫以及经由一第二传输线耦接到一右信号垫，以及一短路测试架构。短路测试架构包括一接地屏蔽层，位于一基板上；至少 二信号测试垫；以及一第三信号传输线，位于接地屏蔽层上及该二信号测试垫之间。该第三信号传输线电耦接到该接地屏蔽层，以及其中该第三传输线的总长度小于该第一传输线、该待测装置及该第二传输线的总长度。本披露的另一层面包括解内嵌的方法。解内嵌的方法包括形成一测试架构，该测试架构包括一待测装置(DUT)借由一第一传输线耦接到一左信号垫及借由一第二传输线耦接到一右信号垫；形成多个虚拟测试架构，至少一虚拟测试架构是一短路虚拟测试架构，该短路虚拟测试架构包括位于一基板上的一接地屏蔽层、至少二信号测试垫、以及位于接地屏蔽层上及该二信号测试垫之间的一第三信号传输线，其中该第三信号传输线电耦接到该接地屏蔽层，以及其中该第三传输线的总长度小于该第一传输线、该待测装置及该第二传输线的总长度；测量该测试架构及该虚拟测试架构的传输参数；以及使用该测试架构及该多个虚拟测试架构的传输参数决定该DUT的固有传输参数。本专利技术在高频时使能更精确的RF模式。为使本专利技术的上述目的、特征和优点能更明显易懂，下文特举实施例，并配合所附附图，详细说明如下。 附图说明图I为一流程图依据本披露实施例说明解内嵌的方法；图2A、图3A-图3B及图4A-图4B依据图I用于解内嵌方法的各种测试架构的俯视图；图2B依据图I用于解内嵌方法的各种测试架构的剖视图；图5A-图5B依据本专利技术的披露是具有插槽形态浮动遮蔽的缓波CPW传输线以及具有插槽形态接地遮蔽的缓波CPW传输线的三维附图；图6根据本专利技术的另一实施例说明解内嵌的方法；图7A-图7C根据本专利技术的实施例显示测试架构的俯视图；图8A-图8C根据本专利技术的实施例显示测试架构的俯视图；图9A-图9B根据本专利技术的实施例显示短虚拟测试架构的透视图以及剖视图；图10根据本专利技术的实施例说明显示要被解内嵌的测试架构的寄生物的等效电路；图11根据本专利技术的实施例显示取得DUT的本质特性的系统的方框图；图12根据本专利技术的实施例显示图11的系统的工作站的方框图；以及图13显示一双端口网络。其中，附图标记说明如下11、13、15、17、19 步骤30 待测装置；40 测试架构；44、46、48、50 测试垫；52、54 传输线；55 长度；56 长度；58A 导线；58B 导线；65 宽度；70 宽度；75 导电层；80 介孔；85 左半架构；90 右半架构；95、100 虚拟测试架构；105 左测试垫；110 右测试垫；115 传输线；125 左测试垫；130 右测试垫；135 传输线；145 架构；160 虚拟测试架构；170 右测试垫；175 传输线；185、190、195 区段；202、204、206、208 步骤300、320、350 测试架构；302a、302b、304a、304b、306a、306b 测试垫；310、311 传输线；308、312、314、315 接地线；301 待测装置；351 接地屏蔽层；352、356 导线；400、420、450 测试架构；410、411 信号传输线；414,415 接地线；451 接地屏蔽层；452,456 导线；550 短路虚拟测试架构；551 屏蔽层；552 接地线；554 信号传输线；556、558 介孔；557 导电层；600 等效电路；602 第一端口； 604 第二端口；700 系统；703 晶片；704、705 测试架构；706、707 探针；709 自动网络分析仪；711 工作站；715 服务器； 802 处理器；804 存储器；805 程序；806 分析仪界面；具体实施例方式图I为一流程图依据本披露实施例说明解内嵌的方法。参考图1，方法11由步骤13开始，在步骤13，形成具有待测装置的测试架构，待测装置内嵌于测试架构中。测试架构具有左右垫耦接待测装置。待测装置将测试架构分割成左右架构。左右架构各具有固有的传输参数。方法11的步骤15形成多个虚拟测试架构。多个虚拟测试架构的每个包括左右垫。方法11的步骤17测量测试架构与虚拟测试架构的传输参数。方法11的步骤19使用左右架构的固有传输参数以及测试架构与虚拟测试架构的传输参数取得待测装置的固有传输参数。图2到图4依据图I是用于解内嵌方法的各种测试架构的俯视图及/或剖视图。参考图2A，待测装置(DUT)30内嵌于测试架构40。在本实施例中DUT30包括有源或无源射频(RF)装置。举例来说，DUT 30可能是射频集成电路(RFIC)装置。测试架构40包括测试垫44、46、48与50。测试垫44与46包括信号测试垫，且测试垫48与50包括接地测试垫。在本专利技术，测试垫44与48 (以及46与50)排列成接地-信号-接地(G本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.02.17 US 13/029,3281.一种短路虚拟测试架构，包括 一接地屏蔽层，位于一基板上方； 至少二信号测试垫； 一信号传输线，位于该接地屏蔽层上方及二信号测试垫之间，其中该信号传输线电耦接到该接地屏蔽层，以及其中该信号传输线的总长度小于一对应的信号传输线及一测试架构的一待测装置的一总长度。2.如权利要求I所述的短路虚拟测试架构，其中该整体信号传输线位于该接蔽屏蔽层；其中该信号传输线的一总长度等于耦接一测试架构的一待测装置的一第一传输线及一第二传输线的一组合长度。3.如权利要求I所述的短路虚拟测试架构，其中该传输线包括多个介孔位于多个垂直堆叠的导电层之间；其中该信号传输线经由至少一介孔电耦接到接地屏蔽层。4.如权利要求I所述的短路虚拟测试架构，还包括多个接地线平行该信号传输线，每一接地线设置于二接地测试垫之间且电耦接到该接地屏蔽层，其中该信号测试垫及该接地测试垫是接地-信号-接地组态。5.一种解内嵌装置，包括 一测试架构，该测试架构包括一待测装置经由一第一传输线耦接到一左信号垫以及经由一第二传输线耦接到一右信号垫； 一短路测试架构，包括 一接地屏蔽层，位于一基板上； 至少二信号测试垫；以及 一第三信号传输线，位于接地屏蔽层上及该二信号测试垫之间，其中该第三信号传输线电耦接到该接地屏蔽层，以及其中该第三传输线的总长度小于该第一传输线、该待测装置及该第二传输线的总长度。6.如权利要求5所述的解内嵌装置，其中该整体第三信号传输线位于该接地屏蔽层上方；其中该第三信号传输线的一总长度是该第一传输线及该第二传输线...

【专利技术属性】
技术研发人员：卓秀英，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：