根据实施方式，半导体元件具备：第1半导体层，在支承基板上N面生长，包含AlXGa1-XN(0≤X＜1)；第2半导体层，形成在上述第1半导体层上，包含无掺杂或第1导电型的AlYGa1-YN(0＜Y≤1，X＜Y)；以及第3半导体层，形成在上述第2半导体层上，包含AlZGa1-ZN(0≤Z＜1，Z＜Y)。实施方式的半导体元件具备与上述第3半导体层连接的第1主电极、与上述第3半导体层连接的第2主电极、以及设置在上述第1主电极与上述第2主电极之间的上述第3半导体层之上的栅极电极。上述第3半导体层的厚度在上述栅极电极下选择性地变薄。
【技术实现步骤摘要】
本实施方式涉及半导体元件。
技术介绍
在开关电源、变换器等的电路中使用开关元件、ニ极管等的功率半导体元件。这样的功率半导体元件被要求高耐压 低导通电阻化。元件耐压与导通电阻之间存在由元件材料決定的矛盾(trade-off)关系。该矛盾关系能够通过将宽禁带半导体作为开关元件材料使用来改善。其中，作为容易成为低导通电阻的元件，例如存在具有氮化铝镓(AlGaN)/氮化镓(GaN)异质构造的异质结场效应晶体管(HFET)。在HFET中，通过异质界面沟道的高移动度及通过压电极化而产生的高电子浓度，实现低导通电阻化。但是，由于在HFET中通过压电极化产生电子(2维电子云)，因此通常，栅极阈值电压为负。因此，HFET为常导通(normally on)。开关电源等的功率电子器件用途中，从防止接通电源时的冲击电流等的安全方面考虑，栅极阈值电压优选为正。即，功率电子器件的用途中，常截止(normally off)动作是必不可少的。为了使HFET常截止，有在栅极电极下侧引入P型GaN层的手段、引入凹陷栅极(recess gate)构造的手段、引入MOS型沟道构造的手段。但是，对于p型GaN层的杂质浓度的控制、凹陷深度控制，需要复杂的处理技木。因此，在现实的HFET中，栅极阈值电压(Vth)容易产生偏差。此外，在MOS型沟道构造中，虽然栅极阈值电压的偏差得到抑制，但成为在MIS栅极界面形成反型沟道的构造，移动度低，导通电阻増加。
技术实现思路
本专利技术的实施方式提供导通电阻低、进行常截止动作、可靠性高的半导体元件。根据实施方式，半导体元件具备第i半导体层，在支承基板上N面成长，包含AlxGa1^xN(O彡X < I);第2半导体层，形成在上述第I半导体层上，包含无掺杂或第I导电型的AlYGai_YN(0 < I, X < Y);以及第3半导体层，形成在上述第2半导体层上，包含AlzGa1J (O彡Z < 1，Ζ < Y)。实施方式的半导体元件具备与上述第3半导体层连接的第I主电极、与上述第3半导体层连接的第2主电极、以及在上述第I主电极与上述第2主电极之间的上述第3半导体层之上设置的栅极电扱。上述第3半导体层的厚度在上述栅极电极下选择性地变薄。根据本专利技术的实施方式，能够提供导通电阻低、进行常导通动作、可靠性高的半导体元件。附图说明图I是第I实施方式的氮化物半导体元件的主要部分示意图，图I (a)是主要部分截面示意图，图1(b)是主要部分俯视示意图。图2是參考例的氮化物半导体元件的主要部分截面示意图。图3是第I实施方式的第I变形例的氮化物半导体元件的主要部分截面示意图。图4是第I实施方式的第2变形例的氮化物半导体元件的主要部分截面示意图。图5是第2实施方式的氮化物半导体元件的主要部分截面示意图。图6是第2实施方式的第I变形例的氮化物半导体元件的主要部分截面示意图。图7是第2实施方式的第2变形例的氮化物半导体元件的主要部分截面示意图。图8是第3实施方式的氮化物半导体元件的主要部分截面示意图。具体实施例方式以下，參照附图说明实施方式。以下所示的图中，对相同的构成要素赋予了相同的符号。(第I实施方式)图I是第I实施方式的氮化物半导体元件的主要部分示意图，图I (a)是主要部分截面示意图，图I (b)是主要部分俯视示意图。图I (a)中示出了图I (b)的X-X’截面。在氮化物半导体元件IA中，在支承基板10上，层叠有多个半导体结晶层。各半导体结晶层是N面(氮面)生长层。S卩，各半导体结晶层的上表面为终止于N面的面。各半导体结晶层例如通过外延生长法形成。支承基板10例如是碳化硅(SiC)基板。在支承基板10之上，设有缓冲层11。缓冲层11例如具有两层半导体层。例如，缓冲层11具有与支承基板10接触的氮化铝缓冲层(AlN缓冲层)11a、以及设置在AlN缓冲层Ila之上的氮化镓缓冲层(GaN缓冲层)lib。AlN缓冲层IIa的上表面以及GaN缓冲层Ilb的上表面为终止于N面的面。在实施方式中，将包括缓冲层11的半导体层设为第I半导体层。第I半导体层的组成是AlxGagN (O ^ X< I)。在氮化物半导体元件IA中，在缓冲层11之上设有无掺杂或η型阻挡(barrier)层15。在本说明书中，例如，将η型设为第I导电型，将P型设为第2导电型。阻挡层15例如是氮化铝镓阻挡层(AlGaN阻挡层)。阻挡层15是N面生长层。S卩，阻挡层15的上表面为终止于N面的面。在实施方式中，将包括阻挡层15的半导体层设为第2半导体层。第2半导体层的组成是AlyGa1-N (O く Y≤1，X く Y)。在阻挡层15之上，设有无掺杂的沟道层16。沟道层16例如是氮化镓沟道层(GaN沟道层)。沟道层16是N面生长层。即，沟道层16的上表面为终止于N面的面。在实施方式中，将包括沟道层16的半导体层设为第3半导体层。第3半导体层也可以包含铝(Al)。第3半导体层的组成是AlzGai_zN(0≤Z < 1，Z < Y)。除了后述的凹陷部16r以外的沟道层16的厚度例如是阻挡层15的厚度的10倍左右。阻挡层15的厚度例如是30nm。但是，阻挡层15的厚度与沟道层 16的厚度之比、以及阻挡层15的厚度不限于这些值。沟道层16与作为第I主电极的源极电极20连接。沟道层16与作为第2主电极的漏极电极21连接。在沟道层16之上，设有栅极绝缘膜30。在源极电极20与漏极电极21之间，隔着栅极绝缘膜30而设有栅极电极31。即，栅极绝缘膜30设置在栅极电极31与沟道层16之间。源极电极20、漏极电极21以及栅极电极31从与支承基板10的主面垂直的方向看，以长条状延伸。作为栅极电极31的材质，选择功函数小的材料。例如，作为栅极电极31的材质，选择白金(Pt)，钯(Pd)等。但是，栅极电极31的材质不限于这些材料。 在氮化物半导体元件IA中，沟道层16的厚度在栅极电极31下选择性地变薄。例如，栅极电极31下的沟道层16向阻挡层15侧陷下。即，在栅极电极31下的沟道层16中，设有凹陷部16r，该凹陷部16包括比沟道层16的上表面16a低的底面16b和锥状的侧面16w。栅极电极31从沟道层16的上表面16a进ー步延伸到凹陷部16r的底面16b侧。在底面16b及侧面16w与栅极电极31之间,夹着栅极氧化膜30。氮化物半导体元件IA的各半导体结晶层通过将N面外露在上表面侧的生长处理(process)来形成。因此，通过压电极化产生的电子Ie在阻挡层15与沟道层16之间的异质界面上产生，而不是在缓冲层11与阻挡层15之间的异质界面上产生。例如，异质界面沟道在栅极绝缘膜30侧产生。通过设为这样的构造，在氮化物半导体元件IA中，处理偏差变小，成为低导通电阻，并且实现常截止动作。这里为了比较，在图2中表示作为參考例的氮化物半导体元件100。图2是參考例的氮化物半导体元件的主要部分截面示意图。在图2所示的氮化物半导体元件100中，在支承基板10之上设有缓冲层110。例如，在支承基板10之上，设有氮化铝缓冲层110a。在氮化铝缓冲层IlOa之上设有氮化镓缓冲层IlOb0AlN缓冲层IlOa的上表面以及GaN缓冲层IlOb的上表面为终止于镓(Ga)面的面本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：斋藤涉，藤本英俊，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。