本发明专利技术公开了一种栅线驱动方法、移位寄存器及栅线驱动装置，涉及液晶显示技术领域，为提高移位寄存器的工作稳定性而发明专利技术。所述栅线驱动方法包括：降低与每行栅线对应的移位寄存器内薄膜晶体管的阈值电压偏移；为所述移位寄存器内的薄膜晶体管的栅极加载电压以开启薄膜晶体管，从而为与所述移位寄存器对应的各行栅线提供行扫描信号以驱动该行栅线打开或关闭。所述移位寄存器包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、电容、复位模块和反馈模块。本发明专利技术可用于对栅线进行驱动。
【技术实现步骤摘要】
本专利技术涉及液晶显示
，尤其涉及一种栅线驱动方法、移位寄存器及栅线驱动装置。
技术介绍
液晶显示的像素阵列包括交错的多行栅线和多列数据线。其中，对栅线的驱动可以通过贴附的集成驱动电路实现。然而近几年随着非晶硅薄膜工艺的不断提高，也可以将栅极驱动电路集成在薄膜晶体管阵列基板上构成移位寄存器来对栅线进行驱动。 由多个移位寄存器构成的栅线驱动装置为像素阵列的多行栅线提供开关信号，从而控制多行栅线依序打开，并由对应行的数据线向像素阵列中的像素电极充电，以形成显示图像的各灰阶所需要的灰度电压，进而显示每一帧图像。在每个移位寄存器中，需要薄膜晶体管的开启和关断来实现对应行的栅线的打开或关闭。但在实际工作过程中，使用一段时间后薄膜晶体管会因为发生阈值电压偏移(这里指正向偏移，即阈值电压的增加)而无法正常开启。开启薄膜晶体管的阈值电压的增加与其源极和栅极上加载的电压有关，源极和栅极上加载的电压越大、时间越长，开启薄膜晶体管的阈值电压的增加就越大。因此如果一直为一个薄膜晶体管加压，则该薄膜晶体管的阈值电压偏移也会一直增大，使得该薄膜晶体管无法正常打开，最终导致移位寄存器电路无法正常工作。
技术实现思路
本专利技术的实施例提供一种栅线驱动方法、移位寄存器及栅线驱动装置，能够提高移位寄存器工作的稳定性。为达到上述目的，本专利技术的实施例采用如下技术方案本专利技术一方面提供了一种栅线驱动方法，包括降低与每行栅线对应的移位寄存器内薄膜晶体管的阈值电压偏移；为所述移位寄存器内的薄膜晶体管的栅极加载电压以开启薄膜晶体管，从而为与所述移位寄存器对应的各行栅线提供行扫描信号以驱动该行栅线打开或关闭。本专利技术另一方面还提供了一种移位寄存器，包括第一薄膜晶体管，其栅极和源极连接在一起与上级触发信号端连接、漏极与作为上拉节点的第一节点连接；第二薄膜晶体管，其栅极与所述第一节点连接、源极与时钟信号端连接、漏极与本级输出端连接；第三薄膜晶体管，其栅极与所述第一节点连接、源极与时钟信号端连接、漏极与下级触发信号端连接；电容，连接在所述第一节点与本级输出端之间；复位模块，连接在作为下拉节点的第二节点、时钟信号端和低电平信号端之间，用于在本级输出完成后为所述第二薄膜晶体管的漏极和栅极加载低电平；反馈接收模块，连接在所述第一节点、低电平信号端和本级输出端之间，并与下级反馈信号端连接，用于接收下级反馈信号以将所述第一节点和本级输出端的电平拉低。本专利技术再一方面还提供了一种栅线驱动装置，包括相互串联的多个如上所述的移位寄存器。本专利技术实施例提供了一种栅线驱动方法、移位寄存器和栅线驱动装置，如果长时间为一个薄膜晶体管的栅极加压，则容易在栅绝缘层中形成并积累电子，从而导致该薄膜晶体管的阈值电压偏移。通过在薄膜晶体管的源极加载高电平、栅极加载低电平、漏极开路，根据隧道效应和量子力学的原理，能够使栅绝缘层中形成并积累的电子穿过势垒而到达薄膜晶体管的源极，从而降低与每行栅线对应的移位寄存器内薄膜晶体管的阈值电压偏移，最终能够使移位寄存器电路正常工作，提高了移位寄存器工作的稳定性，延长了移位寄存器的工作寿命。附图说明图I为本专利技术实施例中栅线驱动方法的示意图；图2为本专利技术实施例移位寄存器的不意图；图3为本专利技术移位寄存器的一个具体实施例的示意图；图4为图3所不移位寄存器的时序控制图；图5为图3所示移位寄存器在tl阶段的工作示意图；图6为图3所示移位寄存器在t2阶段的工作示意图；图7为图3所示移位寄存器在t3阶段的工作示意图；图8为图3所示移位寄存器在t4阶段的工作示意图；图9为本专利技术实施例栅线驱动装置的示意图。具体实施例方式下面结合附图对本专利技术实施例栅线驱动方法、移位寄存器和栅线驱动装置进行详细描述。应当明确，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本专利技术保护的范围。需要说明的是本专利技术实施例中定义的源极、漏极其实名称是可以互换的，而且图中的箭头方向仅表示TFT导通，并不表示导通方向。如图I所示，为本专利技术栅线驱动方法的示意图。所述栅线驱动方法包括步骤11，降低与每行栅线对应的移位寄存器内薄膜晶体管的阈值电压偏移；步骤12，为所述移位寄存器内的薄膜晶体管的栅极加载电压以开启薄膜晶体管，从而为与所述移位寄存器对应的各行栅线提供行扫描信号以驱动该行栅线打开或关闭。本专利技术实施例提供的栅线驱动方法，由于如果一直为一个薄膜晶体管加压，则容易在栅绝缘层中形成并积累电子，从而导致该薄膜晶体管的阈值电压偏移。通过降低与每行栅线对应的移位寄存器内薄膜晶体管的阈值电压偏移，能够使移位寄存器电路正常工作，提高了移位寄存器工作的稳定性，延长了移位寄存器的工作寿命。 由上面所述可知，薄膜晶体管上阈值电压的偏移一般是由于在栅绝缘层上形成和积累的电子造成的，因此上述步骤11，降低与每行栅线对应的移位寄存器内薄膜晶体管的阈值电压偏移可以包括步骤111，使在栅绝缘层上积累的电子到达薄膜晶体管的源极，以降低与每行栅线对应的移位寄存器内薄膜晶体管的阈值电压偏移。需要说明的是，除了在栅绝缘层上形成并积累电子能够造成薄膜晶体管的阈值电压偏移之外，其它原因也能造成阈值电压偏移，如钝化层上的电子积累等。为此，本实施例中降低与每行栅线对应的移位寄存器内薄膜晶体管的阈值电压偏移不仅可以包括如上步骤111，还可以包括其它的步骤，如使钝化层上积累的电子达到薄膜晶体管的源极等。上述步骤111，使在栅绝缘层上积累的电子到达薄膜晶体管的源极包括为薄膜晶体管的源极加载高电平、栅极加载低电平、漏极开路，以使在栅绝缘层上积累的电子到达薄膜晶体管的源极。为薄膜晶体管的源极加载高电平、栅极加载低电平、漏极开路后，根据隧道效应和量子力学原理，能够使在栅绝缘层中形成并积累的电子穿过势垒而到达薄膜晶体管的源极，从而减小由于栅绝缘层中电子的积累而造成的薄膜晶体管阈值电压偏移。下面，利用所述的栅线驱动方法，设计制作了一种移位寄存器，该移位寄存器具有较高的工作稳定性。举例而言，如图2所示，本实施例中的移位寄存器包括三个薄膜晶体管，一个存储电容，一个复位模块、一个反馈接收模块和相应的输入输出端。具体包括第一薄膜晶体管M1，其栅极和源极连接在一起与上级触发信号端Input(n)连接、漏极与作为上拉节点的第一节点PU连接。其作用是当接收到由上级触发信号端Input (η)发送的高电平信号时控制移位寄存器开始工作。其中上级触发信号端Input (η)在上级移位寄存器(即第η-i级移位寄存器)的本级输出端Output (η-i)为高电平输出时接收到高电平信号。第二薄膜晶体管M2，其栅极与第一节点PU连接、源极与时钟信号端连接、漏极与本级输出端Output (η)连接。其作用是为本级输出端Output (η)提供高电平输出，以驱动与本级移位寄存器(即第η级移位寄存器)对应的一行栅线打开。第三薄膜晶体管M3，其栅极与第一节点PU连接、源极与时钟信号端连接、漏极与下级触发信号端Input (η+1)连接。其作用是为下级移位寄存器(即第η+1级移位寄存器)提供触发信号，以控制下级移位寄存器开始工作。电容Cl,连接在第一节点PU与本级输出端Output (η)之本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：曹昆，胡明，
申请(专利权)人：北京京东方光电科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。