当前位置: 首页 > 专利查询>重庆大学专利>正文

一种纳秒级超窄脉冲测量方法及系统技术方案

技术编号:7642767 阅读:194 留言:0更新日期:2012-08-04 21:15
本发明专利技术提出一种纳秒级超窄脉冲测量方法及系统,涉及信号检测领域。系统主要由高速脉冲测量模块、现场可编程门阵列(FPGA)控制模块以及人机交互模块组成。根据可编程时间片的大小和不同测量模式,检测每一时间片内的脉冲最大幅值以及超过某一设定比较阈值的脉冲个数。利用FPGA的高速特性,用硬件实现耗时大的软件算法,提高了程序的执行效率,保证了本发明专利技术的高速处理能力,具有很好实时性和可靠性。

【技术实现步骤摘要】

本专利技术属于信号检测领域,尤其涉及一种新型纳秒级超窄脉冲测量方法及系统。背景技 术窄脉冲信号测量在通信、导航、电子对抗、雷达等领域有着广泛的应用与需求,在核反应堆衰变、高压放电检测、噪声处理等方面也需要获取窄脉冲信号的相关信息实现对系统的有效控制。目前,大部分的窄脉冲测量系统的研究都集中在十几至几十纳秒以上的脉冲信号上,对于几纳秒级的窄脉冲检测的研究相对较少,这也是窄脉冲信号测量领域的一个技术难题。传统的脉冲信号测量的方案主要有以下两种 I) AD采样方案。该方案通过AD对脉冲信号进行采样,得到脉冲信号的整体波形以及幅度等相关信息,从而进一步对脉冲信号进行分析处理。对于脉宽在几百纳秒以上的脉冲信号,这种方案是可行的,通过AD可以得到脉冲信号的完整采样波形以及脉冲幅值大小,并最终得到超过脉冲比较阈值的脉冲个数。但是对于几纳秒窄脉冲信号,这种方式需要AD具有极高的采样率,采样得到的数据也将急剧增加,数据处理也将变得非常困难。如采用极高速的AD器件,价位极高。因此,采用AD采样方案测量纳秒窄脉冲信号存在成本高,系统复杂度大等问题。2)峰值保持方案。该方案首先采用峰值保持电路捕获脉冲信号的峰值,然后再对脉冲信号进行后续处理。同样对于脉宽在几百纳秒以上的脉冲信号,能够很好的检测出脉冲信号的幅值以及超过脉冲比较阈值的脉冲个数。对于十几纳秒甚至几纳秒的窄脉冲信号,由于脉宽窄、占空比低,加上外界噪声的干扰,采用峰值保持电路难以准确捕捉纳秒窄脉冲信号,并对其实施测量。鉴于以上情况,本专利技术采用并行比较型的超高速ECL比较器和ECL触发器阵列实现对纳秒窄信号的捕捉和锁存,并结合相关模块对设定时间片内脉冲的最大幅值和超过脉冲比较阈值的脉冲个数进行测量。
技术实现思路
本专利技术所要解决的技术问题是为了克服现有技术纳秒窄脉冲信号测量时采样数据量大,数据处理困难,以及脉冲捕获困难等问题,本专利技术提出一种纳秒窄脉冲测量方法,高速脉冲测量模块和FPGA控制模块作为系统的测量和控制部分,通过人机交互模块查看测量结果和设定系统工作参数,并将测量结果以文件形式进行保存。本专利技术的目的在于根据触发信号和时间片设定检测每一时间片内脉冲最大幅值以及超过脉冲比较阈值的脉冲个数。本专利技术解决上述技术问题的技术方案是采用基于FPGA的嵌入式系统结构,按被测脉冲信号的周期性引入触发信号,并可根据对被测信号的关心测度对整个测量周期进行时间片分割,以时间片为单位对时间片内脉冲信号的最大幅值和超过设定幅度的脉冲个数进行测量。系统利用ECL器件的超高速特点,组合使用ECL比较器阵列和ECL触发器阵列对脉冲信号进行捕捉和锁存保证系统的高速性能,并结合脉冲幅度估计算法实现窄脉冲幅度的高精度测量。 本专利技术提出一种纳秒级超窄脉冲测量系统,该系统包括高速脉冲测量模块、FPGA控制模块、人机交互模块,人机交互模块用于查看脉冲测量结果和设置系统工作参数,高速脉冲测量模块包括3路高速数模转换器、电阻分压网络、超高速射极耦合逻辑ECL比较器阵列以及超高速ECL触发器阵列,其中两路高速数模转换器DAL_H和DAC_L为ECL比较器阵列提供上、下限参考电压,电阻分压网络在上、下限参考电压范围内进行多级网络分压,分别为ECL比较器阵列提供参考比较电压,ECL比较器阵列和ECL D触发器阵列对脉冲信号进行捕捉和锁存,对设定时间片内脉冲的最大幅值进行测量,另一路高速数模转换器DAC_T提供脉冲比较阈值,作为脉冲个数测量比较器的参考比较电压,超过脉冲比较阈值的脉冲信号使ECL比较器的输出跳变从而触发ECL T触发器翻转,FPGA控制模块对测量时间片内的T触发器输出信号计数得到时间片内的脉冲数。本专利技术还提出一种纳秒级超窄脉冲测量方法,高速脉冲测量模块对设定时间片内脉冲的最大幅值和超过脉冲比较阈值的脉冲个数进行测量,当脉冲幅值超过比较器的参考电压值时比较器的输出电平发生跳变,使ECL D触发器置位,ECL D触发器输出信号经过电平转换后送给FPGA,然后等待下一时间片测量开始,实现每个时间片中的输入脉冲幅度最大值测量;每个测量时间片内,当脉冲幅值超过阈值比较器的参考电压时,比较器输出电平发生跳变,从而触发ECL T触发器翻转,经过电平转换后将信号输出送给FPGA计数,实现输入脉冲个数测量。脉冲幅度测量部分,FPGA控制模块对两个高速数模转换器DAL_H和DAC_L进行配置产生高、低两路参考电压,通过电阻分压网络得到一组参考电压分别作为ECL比较器CMP阵列的一路输入,脉冲信号通过限幅保护电路后作为CMP阵列的另一路输入,在测量时间片开始时对ECL D触发器DFF阵列复位,当输入脉冲信号从小于参考电压变为大于参考电压时,对应比较器输出发生跳变导致其后的触发器置位,在测量时间片结束时FPGA读取ECL D触发器DFF阵列的输出,并根据参考电压值计算测量时间片内的脉冲幅度最大值,电平转换电路将ECL D触发器输出的ECL电平转换为TTL电平输入FPGA,脉冲计数测量部分,在测量时间片开始时FPGA配置数模转换器DAC_T设置脉冲计数比较阈值,脉冲计数比较阈值、脉冲信号输入脉冲个数测量比较器产生跳变脉冲进入ECL T触发器TFF,使T触发器连续翻转,FPGA对测量时间片内的T触发器输出信号计数得到时间片内的脉冲数。本专利技术按并行比较的方式,采用超高速ECL比较器和ECL触发器阵列实现对纳秒窄信号的捕捉和锁存,并对设定时间片内窄脉冲的最大幅值和超过脉冲阈值的脉冲个数进行测量。利用FPGA的高速特性,用硬件实现耗时大的软件算法,提高了程序的执行效率,保证了本专利技术的高速处理能力,具有很好实时性和可靠性。本专利技术成本低,工作稳定、可靠,易于扩展和升级,并且包含多种测量模式和人机交互模式。经实际应用表明本专利技术专利能有效检测出每一时间片内窄脉冲信号的最大幅值和超过脉冲比较阈值的脉冲个数,针对50mV以上的周期信号或其他规律性较强的信号幅值误差范围在5%以内,时间分辨率最高可达IOnS0附图说明图I本专利技术纳秒超 窄脉冲测量系统总体结构框 图2本专利技术纳秒超窄脉冲测量系统的方案原理框图。具体实施例方式以下针对附图和具体实例对本专利技术的实施进行详细说明。图I所示为本专利技术纳秒超窄脉冲测量系统总体结构框图,系统包括高速脉冲测量模块、FPGA控制模块、以及PS/2键盘、液晶显示屏和以太网接口等人机交互模块,其中,高速脉冲测量模块包括3路高速数模转换器(DAC)、电阻分压网络、超高速射极耦合逻辑(ECL)比较器阵列以及超高速ECL触发器阵列,两路高速DAC为ECL比较器阵列提供上、下限参考电压,电阻分压网络在上、下限参考电压范围内进行多级网络分压,为ECL比较器阵列中每一比较器提供参考比较电压,ECL比较器阵列和ECL D触发器阵列对脉冲信号进行捕捉和锁存,对设定时间片内脉冲的最大幅值进行测量,另外一路高速DAC提供脉冲比较阈值,作为脉冲个数测量比较器的参考比较电压,超过脉冲比较阈值的脉冲信号会导致ECL比较器的输出跳变从而触发ECL T触发器的翻转实现超过脉冲比较阈值的脉冲个数测量;FPGA控制模块负责系统运行控制和各外设的管理,采用在FPGA中嵌入Nios II软核处理器的方式,形成嵌入式系统加并行用户逻辑模块的结构。嵌入本文档来自技高网
...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员:张玲林英撑任勇何伟孙建赵海李经章黄科
申请(专利权)人:重庆大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术