本发明专利技术公开一种半导体装置,其包括一硅基板、多个硅纳米线束、一第一线路层以及一第二线路层。硅基板具有相对的一第一表面与一第二表面及多个贯孔。这些硅纳米线束分别配置于硅基板上的贯孔。第一线路层配置于第一表面并电连接硅纳米线束。第二线路层配置于第二表面并电连接硅纳米线束。
【技术实现步骤摘要】
本专利技术涉及一种半导体装置,且特别是涉及一种具有热电冷却机制的半导体装置。
技术介绍
未来封装制作工艺的趋势将朝向高功率、高密度、低成本、轻、薄、短、小等高精密度制作工艺发展,而三维堆叠式芯片(3D stacked IC)的技术便是以此为目的,其中最严重的挑战之一就是热的问题。三维堆叠式芯片内局部高温区的形成与热点(hot spot),造成温度与应力集中现象并衍生热应力问题,进而影响其产品可靠度,成为三维堆叠式芯片技术的瓶颈。根据研究指出,热点问题会造成芯片的散热需求大幅提升,使得散热元件的热阻值需要更为降低,甚至高达2 3倍,造成严重的散热效率不足的问题。然而,三维堆叠式芯片中所面临的散热效率不足的问题更为严重。由于芯片堆叠时发热密度提高,所以单位面积所产生的热量也加大。因此,如何在三维堆叠式芯片内细微的尺度中将芯片产生的热迅速导出是很重要的议题。利用热电半导体材料制作的热电元件由于不需使用任何液体、气体作为冷却剂, 且具有可连续工作、无污染、无动件、无噪音、寿命长、且体积小重量轻等优点。因此此种热电元件被广泛的应用在冷却或加热装置上。然而,传统热电元件体积较大,且需独立的供电线路,因此仅能附加在三维堆叠式芯片的外部,仍然难以有效地帮助内部的高温区进行散热。
技术实现思路
本专利技术的目的在于提供一种半导体装置,可解决高密度封装元件的散热效率不足的问题。本专利技术的半导体装置包括一硅基板、多个硅纳米线束、一第一线路层以及一第二线路层。硅基板具有相对的一第一表面与一第二表面及多个贯孔。这些硅纳米线束分别配置于这些贯孔。第一线路层配置于第一表面并电连接硅纳米线束。第二线路层配置于第二表面并电连接硅纳米线束。基于上述,在本专利技术的半导体装置中,利用直接形成在硅基板内的硅纳米线束构成热电冷却机制,易于对三维堆叠式芯片内部的高温区散热。为让本专利技术的上述特征和优点能更明显易懂,下文特举实施例,并配合所附附图作详细说明如下。附图说明图1是本专利技术一实施例的半导体装置的剖示图;图2A至图2G说明形成硅纳米线束与穿硅通孔的制作工艺;图3是本专利技术另一实施例的半导体装置的示意图4是本专利技术再一实施例的半导体装置的示意图;图5是本专利技术又一实施例的半导体装置的示意图;图6是本专利技术另一实施例的半导体装置的示意图;图7是本专利技术再一实施例的半导体装置的示意图;图8是本专利技术又一实施例的半导体装置的示意图。主要元件符号说明100、200、300、400、500、600、700 半导体装置110、320、710 硅基板112:第一表面114:第二表面116、P12、P14 贯孔120 硅纳米线束122 纳米银粒子130 第一线路层140 第二线路层150 绝缘填充材160、312、322、712 穿硅通孔170:集成电路单元180 绝缘层LlO、Ll2 二氧化硅层50:承载基板210,310 芯片212、222、224、232、314、316、324、326 线路层220 有机载板230 电路板240 凸块328 导线510 底胶材610 散热片612 导热件714:重布线路具体实施例方式图1是本专利技术一实施例的半导体装置的剖示图。请参照图1,本实施例的半导体装置100包括一硅基板110、多个硅纳米线束120、一第一线路层130以及一第二线路层140。 硅基板110具有相对的一第一表面112与一第二表面114及多个贯孔116。每个硅纳米线束 120配置于一个贯孔116。第一线路层130配置于第一表面112并电连接硅纳米线束120。 第二线路层140配置于第二表面114并电连接硅纳米线束120。在本实施例中,硅纳米线束120例如是直接以硅基板110制作而成。每个硅纳米3/5页线束120例如是P型纳米线束或N型纳米线束。电流通过第一线路层130、第二线路层140 以及P型与N型的硅纳米线束120后,可产生热电效应而带走靠近第一线路层130或第二线路层140的一侧的热量,用于达成散热的目的。由于本实施例的硅纳米线束120直接配置于硅基板110内,并可利用硅基板110表面的线路层构成所需的电流路径,因此本实施例的半导体装置100可在有限体积中获得极佳的散热效率。甚至,本实施例的半导体装置 100可应用在三维堆叠式芯片中,将硅纳米线束120配置在三维堆叠式芯片内部的高温区周围,有效地对高温区进行散热而提升三维堆叠式芯片的可靠度。本实施例中的所有硅纳米线束120都彼此串连而构成单一热电元件。然而,硅纳米线束120也可分成多组而构成各自独立的多个热电元件,且每个热电元件的冷端可以是靠近第一线路层130或第二线路层140,以尽量靠近热源为主,在设计上具有极大的灵活性。本实施例的半导体装置100还包括一绝缘填充材150,其填充于贯孔116。具体而言,绝缘填充材150是填充在贯孔116的孔壁以及硅纳米线束120的各条硅纳米线之间,用于适当地固定硅纳米线束120。绝缘填充材150例如是二氧化硅或其他绝缘材质。然而, 硅纳米线束120的各条硅纳米线之间并不一定要填入绝缘填充材150,也可以通过空气达到绝缘效果。本实施例的半导体装置100还包括至少一穿硅通孔(through silicon via, TSV) 160,贯穿硅基板110并电连接第一线路层130与第二线路层140。本实施例以多个穿硅通孔160为例。穿硅通孔160用以电连接第一线路层130与第二线路层140,不仅可用于信号传递,也可用电连接硅纳米线束120以作为硅纳米线束120的供电线路。因此,即使硅纳米线束120被配置在三维堆叠式芯片的内部,也可通过穿硅通孔160获得所需的电力而不需难以整合在三维堆叠式芯片中的附加式供电线路,大幅提高了实用性。利用内埋的硅纳米线束120进行散热,还减少了传统散热元件需外加或贴附于外部所造成的接触热阻等问题。本实施例的半导体装置100还包括至少一集成电路单元170与一绝缘层180,本实施例以两个集成电路单元170与两个绝缘层180为例。两个集成电路单元170都配置于第一表面112,且一个绝缘层180覆盖170集成电路单元。第一线路层130配置于绝缘层170 上,并经由绝缘层170的几个开口电连接集成电路单元170与硅纳米线束120。另一绝缘层 180则配置于第二表面114与第二线路层140之间。本实施例的集成电路单元170可以是逻辑电路单元、记忆体单元或其他集成电路单元。换言之,本实施例的半导体装置100可以是各种具有单一功能或多功能的芯片。每个集成电路单元170并不限定如图1所示般集中在特定区域,也可能散布在第一表面112上的许多区域。图2A至图2G说明形成硅纳米线束与穿硅通孔的制作工艺。请参照图2A,首先在硅基板110上利用光刻蚀刻制作工艺形成图案化的二氧化硅层L10,并以二氧化硅层LlO为掩模而蚀刻出两种深度的贯孔P12与P14。硅基板110通常已在晶片厂完成所需的集成电路单元,并预留部分区域未配置集成电路单元或其他线路,以便在后续制作工艺中可形成贯孔。接着参照图2B,在贯孔P12中依序填入绝缘材料(例如二氧化硅)与金属,并在贯孔P14涂布多个纳米银粒子122。接着参照图2C,利用氢氟酸等溶液对贯孔P14内的纳米银粒子122 (绘示于图2B)下方的硅基板110进行无电本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员:刘君恺,刘汉诚,戴明吉,谭瑞敏,
申请(专利权)人:财团法人工业技术研究院,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。