一种电感及形成方法，所述电感包括：衬底，位于所述衬底表面的低K层间介质层，位于所述低K层间介质层上的电感线圈，位于所述电感线圈表面的保护层。由于位于半导体衬底和电感线圈的层间介质层为低K层间介质层，降低了电感线圈和衬底之间的介电常数，降低了所述衬底与电感线圈之间的寄生电容，从而提高了电感的Q值。
【技术实现步骤摘要】
本专利技术涉及半导体制造技术，特别涉及一种高Q值的。技术背景电感、电阻、电容等无源器件在集成电路中扮演着非常重要的角色。例如在CMOS 射频集成电路(RFIC)中，电感是非常必要的一种电学器件。但是在集成电路中集成电感器件的工艺比较困难，现有技术中在集成电路上形成的电感多为平面螺旋电感，所述平面螺旋电感是无源器件中最难集成的元件。而且为了提高电感的性能，提高射频模块电路的可靠性和电路设计的效率，集成电路需要高Q(品质因数)值的电感，如何在半导体制作工艺上实现足够高Q值的电感是一大难题。品质因数Q的定义为存储于电感器中的能量和每一个振荡周期损耗能量的比值。品质因子Q越高，电感器的效率就越高。由于实际工作状态中，流经电感金属线的电流产生的磁通量变化会在衬底上感应出镜像电流，而由镜像电流形成的磁通变化会抵消电感本身的部分磁通量，造成实际电感值和Q值的下降。因此，现有提高电感Q值的方法多为改变衬底材料特性和结构、增加衬底屏蔽等。公开号为CN1979851A的中国专利文献公开了一种提高电感品质因子的版图结构，在电感版图中的衬底和金属层之间增加衬底屏蔽层，所述衬底屏蔽层采用十字型封闭结构对称线结构。由于所述版图结构采用了互补电流方向十字型封闭对称线组成的衬底屏蔽结构，可减小衬底镜像电流的产生，且所述结构的互补流动的电流使得衬底镜像电流磁通变化互相抵消，部分消除衬底镜像电流的磁通量对电感Q 值的影响，从而提高了电感的Q值。但是通过增加衬底屏蔽层只能少量地提高Q值，且需要额外的工艺形成衬底屏蔽层，增加了工艺步骤。
技术实现思路
本专利技术解决的问题是提供一种，通过降低层间介质层的K(介电常数)值，降低电感和半导体衬底的寄生电容，从而提高了电感的Q值。为解决上述问题，本专利技术实施例提供了一种电感，包括衬底，位于所述衬底表面的低K层间介质层，位于所述低K层间介质层上的电感线圈，位于所述电感线圈表面的保护层。可选的，所述低K层间介质层为多层堆叠结构，所述多层堆叠结构中至少一层的材料为氟硅玻璃、无定形碳、多孔介质材料其中一种。可选的，所述低K层间介质层包括位于衬底表面的富硅氧化物层，位于所述富硅氧化物层表面的氟硅玻璃层，位于所述氟硅玻璃层表面的氧化硅层。可选的，所述富硅氧化物层的厚度范围为300A~1500A,所述氟硅玻璃层的厚度范围为4000A~15000A,所述氧化硅层的厚度范围为2000A~15000A。可选的，还包括，位于所述氧化硅层内的金属互连层，位于所述金属互连层表面的导电插塞，所述导电插塞与电感线圈的两端电学连接，利用所述金属互连层和导电插塞将电感线圈与外电路电学连接。可选的，所述电感线圈为平面螺旋线圈。可选的，所述电感线圈为单层的电感线圈或多层堆叠线圈。本专利技术实施例还提供了一种电感的形成方法，包括提供衬底，在所述衬底表面形成低K层间介质层；在所述低K层间介质层上形成电感线圈；在所述电感线圈表面形成保护层。可选的，所述低K层间介质层为多层堆叠结构，所述多层堆叠结构中至少一层的材料为氟硅玻璃、无定形碳、多孔介质材料其中一种。可选的，形成所述低K层间介质层的具体工艺包括在所述衬底表面形成富硅氧化物层，在所述富硅氧化物层表面形成氟硅玻璃层，在所述氟硅玻璃层表面形成氧化硅层。可选的，形成所述富硅氧化物层的工艺为化学气相沉积工艺。可选的，形成所述富硅氧化物层的工艺参数包括反应气体包括SiH4和队0，所述 SiH4的气流量范围为IOOsccm 150sccm,所述N2O的气流量范围为700sccm 800sccm, 反应温度的范围为380°C 420°C，反应气压的范围为2. OTorr 2. 4Torr0可选的，形成所述氟硅玻璃层的工艺为高密度等离子体化学气相沉积工艺或等离子体增强化学气相沉积。可选的，形成所述富硅氧化物层的工艺参数包括反应气体包括Ar、02、SiH4、SiF4， 所述Ar的气流量范围为60sccm 70sccm，所述仏的气流量范围为IOOsccm 130sccm， 所述SiH4的气流量范围为35sccm 50sccm，所述SiF4的气流量范围为35sccm 50sccm， 反应温度的范围为420°C 460°C，反应气压的范围为4mTorr 6mTorr。可选的，形成所述氧化硅层的工艺包括在所述氟硅玻璃层表面形成第一氧化硅层，在所述第一氧化硅层表面形成金属互连层，在所述金属互连层和第一氧化硅层表面形成第二氧化硅层，在所述第二氧化硅层内形成导电插塞，使得位于所述氧化硅层上的电感线圈通过所述导电插塞与金属互连层电学连接。可选的，形成所述第一氧化硅层和第二氧化硅层的工艺为化学气相沉积工艺。可选的，形成所述第一氧化硅层和第二氧化硅层的工艺参数包括反应前驱物为TEOS和O2，所述TEOS的流量范围为1800mgm 2200mgm，所述O2的气流量范围为 1800sccm 2200sccm，反应温度的范围为380°C 420°C，反应气压的范围为8. OTorr 8.4Torr。可选的，所述电感线圈为单层的电感线圈或多层堆叠线圈。与现有技术相比，本专利技术实施例具有以下优点在本专利技术实施例的电感中，位于半导体衬底和电感线圈的层间介质层为低K层间介质层，降低了电感线圈和衬底之间的介电常数，降低了所述衬底与电感线圈之间的寄生电容，从而提高了电感的Q值。附图说明图1是现有技术的平面螺旋电感的俯视视角的结构示意图2是电感的参数物理模型示意图3是电感Q值与层间介质层的K值之间的实验结果对比图4为本专利技术实施例的电感的形成方法的流程示意图5至图7为本专利技术实施例的电感的形成过程的剖面结构示意图。具体实施方式在
技术介绍
中提到，如何在半导体制作工艺上实现足够高Q值的电感是一大难题，现有技术中提高电感Q值的方法多为改变衬底材料特性和结构、增加衬底屏蔽等，但由于改变衬底材料需要改变制作工艺，增加衬底屏蔽层又只能少量地提高Q值，且需要额外的工艺形成衬底屏蔽层，都有各自的缺点。因此，专利技术人经过研究发现，平面螺旋电感一般采用CMOS工艺在半导体衬底表面的层间介质层上形成单层或多层螺旋状金属线来实现，单层或多层螺旋状金属线作为电感线圈，请参考图1，为现有技术的平面螺旋电感的俯视视角的结构示意图，所述电感线圈10 为呈螺旋状分布的金属连线，位于所述电感线圈中心的一端和位于所述电感线圈边缘的另一端与外电路相连，其中，所述电感的两端通过导电插塞连接到金属互连层中，并通过金属互连层与外电路电学连接。电感在高频工作时，由于涡流效应和硅衬底损耗，电感在存储磁场能量的同时，还通过欧姆损耗消耗能量的寄生电阻和存储电场能量的寄生电容，请参考图2，为电感的参数物理模型示意图。其中，所述L和R为金属连线的串联电感和电阻，(；为金属层间的电容，Cm和Cra2为金属连线和衬底间的寄生电容，I Sil、I Si2和CSil、CSi2分别为衬底本身的寄生电阻和寄生电容。而根据品质因数Q值的定义式，再根据上述电感的物理模型，就可以得出Q值的表达式。品质因数Q的定义式如(1)式所示权利要求1.一种电感，包括衬底，其特征在于，还包括位于所述衬底表面的低K层间介质层， 位于所述低K层间介质层上的电感线圈，位于所述电感线圈表面的保护层。2.如权利要求1所述的电感，其特征在于，所述低K本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：林益梅，
申请(专利权)人：上海宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。