芯片构装制造技术

本发明专利技术公开一种芯片构装，其包括一承载器、一芯片及多个电连接件。承载器包括一本体、多个嵌固件及一包覆材。本体具有一功能区以及功能区以外的一覆盖区。多个嵌固件接合至覆盖区的一表面，其中各嵌固件相对于表面的一垂直投影超出各嵌固件与表面的一接合区之外。包覆材配置于本体上，以覆盖覆盖区以及这些嵌固件。芯片配置于功能区内，且电连接件连接芯片与本体。

【技术实现步骤摘要】

本专利技术涉及一种芯片构装。技术背景在现今资讯爆炸的世界，集成电路已与日常生活有密不可分的关系，无论在食衣住行育乐方面，都常会用到集成电路元件所组成的产品。随着电子科技的不断演进，更人性化、功能性更复杂的电子产品不断推陈布新，然而各种产品无不朝向轻、薄、短、小的趋势设计，以提供更便利舒适的使用。集成电路antegrated Circuits, IC)的生产，主要分为三个阶段硅芯片的制造、集成电路的制作以及集成电路的封装(lockage)等。就集成电路的封装而言，此即是完成集成电路成品的最后步骤。一般而言，用于芯片构装的一承载器包含一导线架以及配置于导线架的一包覆材。由于包覆材可能因温度变化等因素而产生水平或垂直应力，使得其与导线架之间发生脱层(delamination)的状况，而导致芯片构装失败。目前多在导线架上以蚀刻或冲压等方式加工，形成可增进导线架与包覆材结合性的结构。但此类方式存在最小尺寸限制、公差控制不易及施作区域受限等问题。
技术实现思路
本专利技术的目的在于提供一种芯片构装，其可降低承载器中本体与包覆材之间发生脱层的状况。为达上述目的，本专利技术提出一种芯片构装，包括一承载器、一芯片及多个电连接件。承载器包括一本体、多个嵌固件及一包覆材。本体具有一功能区以及功能区以外的一覆盖区。多个嵌固件接合至覆盖区的一表面，其中各嵌固件相对于表面的一垂直投影超出各嵌固件与表面的一接合区之外。包覆材配置于本体上，以覆盖覆盖区以及这些嵌固件。芯片配置于功能区内。电连接件连接芯片与本体。基于上述，本专利技术的芯片构装利用接合于本体的覆盖区的嵌固件来嵌合配置于本体上的包覆材，以增加包覆材与本体之间的密着性。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。附图说明图1是本专利技术的一实施例的承载器的剖面示意图2是本专利技术的另一实施例的承载器的剖面示意图3是本专利技术的又一实施例的承载器的剖面示意图4是本专利技术的再一实施例的承载器的局部剖面示意图5是本专利技术的再一实施例的承载器的俯视示意图6是本专利技术的一实施例的一种芯片构装的剖面示意图7是本专利技术的另一实施例的一种芯片构装的剖面示意图。主要元件符号说明60、70:芯片构装100、200、300、400、500、600、700 承载器110、210、310、410、610、710 本体112、512、612 功能区114、214、314、414、514、614 覆盖区114a、214a、314a、414a、614a、714a 表面114b、214b、614b、714b 接合区120、220、320、420、520、620、720 嵌固件122 结线凸块130、230、330、430、530、630、730 包覆材222、522 球形凸块322,524 勾线322a 端322b:中央段422:头部424 颈部440 粘着层650 发光二极管芯片660、760:电连接件670 封胶体680 光转变层750 芯片具体实施方式请参阅图1，其绘示应用于芯片构装的一承载器100。承载器100包括一本体110、 多个嵌固件120及一包覆材130。本体110可为一线路基板或一导线架，本体110具有一功能区112以及功能区112以外的一覆盖区114，且功能区112适于配置一芯片。多个嵌固件 120接合至覆盖区114的一表面114a。各嵌固件120相对于表面11 的一垂直投影超出各嵌固件120与表面11 的一接合区114b之外。包覆材130配置于本体110上，以覆盖覆盖区114以及这些嵌固件120，并暴露出功能区112以形成一凹穴(cavity)而供芯片容置。在本实施例中，包覆材130的材质可以是透明聚合物(transparent polymer)或是半透明聚合物(translucent polymer)，例如软胶(soft gel)弹性物质(elastomer)或是树脂(resin)，其中树脂可为环氧树脂(印oxy resin)、硅胶(silicone)或是环氧-硅胶混合树脂(印oxy-silicone hybrid resin)。但包覆材130的种类不以上述为限制。本实施例选择利用打线技术在承载器100的本体110的表面11 上形成结线凸块122，以作为嵌固件120。嵌固件120的材质可选择为会与本体形成共晶的金属，以使嵌固件120与本体110之间以例如共晶的方式接合。在此状况下所形成的嵌固件120可承受例如至少100公克重的水平应力或垂直应力，而不脱离于本体110。此外，在本实施例中，嵌固件120用以与接合区114b连接的部位内缩，使得嵌固件 120相对于表面11 的垂直投影的面积大于接合区114b的面积。如此，在后续形成包覆材 130时，包覆材130可咬合于嵌固件120内缩的部位，以使包覆材130不轻易与嵌固件120 分离。换言之，承载器100利用嵌固件120来增加了本体110与包覆材130之间的结合性及接合面积。当温度变化或其他因素而在包覆材130与嵌固件120之间产生水平或垂直方向应力时，嵌固件120的设置可避免本体110与包覆材130之间发生脱层的状况。当然，在其他实施例中，嵌固件相对于表面的垂直投影的面积也可能不大于接合区的面积。本专利技术不限制嵌合件的形状，概括而言，只要嵌固件相对于表面的垂直投影超出接合区的范围，而包覆材得以填充于嵌固件上未与接合区连接的部分与表面之间的空隙， 使包覆材咬合于嵌合件，即可达到相同或类似的效果。下文更进一步列举多个实施例来说明嵌固件可能的态样。请参阅图2，其绘示应用于芯片构装的另一承载器。在本实施例中，嵌固件220为一球形凸块222。在制作工艺上，可利用例如植球技术在覆盖区214的表面21 形成球形凸块222 (或金属球)，以作为嵌固件220。在本实施例中，嵌固件220与本体210之间以共晶的方式接合，在其他实施例中，也可采用粘合等方式将嵌固件220结合于本体。并且，由于嵌固件220连接接合区214b的部位内缩且被包覆材230咬合，使得包覆材230与嵌固件 220之间具有一定程度的结合性，因此可有效避免本体210与包覆材230之间发生脱层的状况。此外，如图3的实施例所示，嵌固件320为一勾线322。制作工艺上，可在承载器 300的本体310上进行打线制作工艺，以形成勾线322。此勾线322的两端32 例如是以共晶的方式连接于表面31 ，而可承受例如至少100公克重的水平应力或垂直应力。并且， 勾线322具有一中央段322b位于表面31 上方。此勾线322的结构同样符合前述嵌固件的设计原则，即勾线322的中央段322b相对于表面31 的垂直投影超出勾线322的两端 322a相对于表面31 的垂直投影之外。如此，后续形成的包覆材330可以包覆中央段322b 并且填入中央段322b与表面31 之间的空隙，使得嵌固件320与包覆材330之间存在较佳的结合性，可以有效避免因温度变化或其他因素而在包覆材330与嵌固件320之间产生水平或垂直方向应力，而使包覆材330脱离本体310。在制作上述多个实施例的承载器时，可使用现有的打线设备或是植球设备在承载器的本体上上形成嵌固件。换言之，本专利技术的嵌固件的制作可以相容于既有制作工艺步骤与设备本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：詹勋伟，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：